[发明专利]储存箱与其扩充器有效
申请号: | 201710254627.3 | 申请日: | 2017-04-18 |
公开(公告)号: | CN107391025B | 公开(公告)日: | 2020-08-25 |
发明(设计)人: | 曾孟宽;施信妘;梁宏坚;陈欣群 | 申请(专利权)人: | 美超微电脑股份有限公司 |
主分类号: | G06F3/06 | 分类号: | G06F3/06 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 梁挥;祁建国 |
地址: | 美国加州*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 储存 与其 扩充 | ||
1.一种储存箱,其特征在于,包括:
一扩充器,用以对一中控电脑系统的输入/输出数据进行传送,并包括:
一第一逻辑装置;
一中央芯片组,耦接至该第一逻辑装置;及
一周边芯片组,耦接至该第一逻辑装置与该中央芯片组;
一第一硬碟子组,经由一第一数据通路耦接至该第一逻辑装置,该第一数据通路包括该中央芯片组;以及
一第二硬碟子组,经由一第二数据通路耦接至该第一逻辑装置,该第二数据通路包括该中央芯片组以及该周边芯片组,
其中该第一数据通路从该扩充器传送该输入/输出数据至该第一硬碟子组具有一第一传输延迟;该第二数据通路从该扩充器传送该输入/输出数据至该第二硬碟子组具有一第二传输延迟;该第二传输延迟小于该第一传输延迟一差值;该差值为介于该中央芯片组以及该周边芯片组之间的一传输延迟。
2.根据权利要求1所述的储存箱,其特征在于,该第一数据通路更包括一第一组电缆,且该中央芯片组用于传输该输入/输出数据的一第一部分至具有一第一延迟的该第一组电缆,以及该第一组电缆用于传输该输入/输出数据的该第一部分至具有一第二延迟的该第一硬碟子组。
3.根据权利要求2所述的储存箱,其特征在于,该第二数据通路更包括一第二组电缆,且该中央芯片组以及该周边芯片组用于传输该输入/输出数据的一第二部分至具有一第三延迟的该第二组电缆,且该第二组电缆用于传输该输入/输出数据的该第二部分至具有一第四延迟的该第二硬碟子组。
4.根据权利要求3所述的储存箱,其特征在于,该第一延迟以及该第二延迟的总和等于该第三延迟以及该第四延迟的总和。
5.根据权利要求1所述的储存箱,其特征在于,该扩充器另包括一组输入/输出接口,耦接至一第一组电缆与一第二组电缆,且该组输入/输出接口直接地耦接至该中央芯片组,以及间接地经由该中央芯片组耦接至该周边芯片组。
6.根据权利要求1所述的储存箱,其特征在于,该第一硬碟子组连接至一第一硬碟子板,且该第二硬碟子组连接至一第二硬碟子板。
7.根据权利要求6所述的储存箱,其特征在于,该第一硬碟子板被设置为比该第二硬碟子板距离该扩充器远。
8.根据权利要求1所述的储存箱,其特征在于,该第一硬碟子组以及该第二硬碟子组连接至一第一硬碟子板。
9.根据权利要求8所述的储存箱,其特征在于,该第一硬碟子组被设置为比该第二硬碟子组距离该扩充器远。
10.根据权利要求1所述的储存箱,其特征在于,该第一逻辑装置用于将该输入/输出数据分布至该中央芯片组与该周边芯片组,以传送至该第一硬碟子组与该第二硬碟子组。
11.一种用以对关于一中控电脑系统的输入/输出数据进行传送的扩充器,其特征在于,包括:
一第一逻辑装置;
一中央芯片组,耦接至该第一逻辑装置;以及
一周边芯片组,耦接至该第一逻辑装置与该中央芯片组,其中一第一硬碟子组经由一第一数据通路耦接至该第一逻辑装置,而一第二硬碟子组经由一第二数据通路耦接至该第一逻辑装置,
其中该第一数据通路包括该中央芯片组;该第二数据通路包括该中央芯片组以及该周边芯片组;该第一数据通路从该扩充器传送该输入/输出数据至该第一硬碟子组具有一第一传输延迟;该第二数据通路从该扩充器传送该输入/输出数据至该第二硬碟子组具有一第二传输延迟;该第二传输延迟小于该第一传输延迟一差值;该差值为介于该中央芯片组以及该周边芯片组之间的一传输延迟。
12.根据权利要求11所述的扩充器,其特征在于,该第一数据通路更包括一第一组电缆,且该中央芯片组用于传输该输入/输出数据的一第一部分至具有一第一延迟的该第一组电缆,以及该第一组电缆用于传输该输入/输出数据的该第一部分至具有一第二延迟的该第一硬碟子组。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美超微电脑股份有限公司,未经美超微电脑股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710254627.3/1.html,转载请声明来源钻瓜专利网。