[发明专利]分数N频率合成器及其方法

说明书

本发明公开了一种分数N频率合成器及其方法，只需要一个环路分频器来实现量化噪声滤波的方法，可以降低功耗，提升性能。该频率合成器包括多相生成器，多路误差相位生成器；电流组合器；连接到所述电流组合器的环路滤波器；连接到所述环路滤波器的振荡器(150)；分频器(160)；连接到分频器和多相发生器的SDM，该SDM用于生成可变分频比。

技术领域

本发明涉及混合信号电路技术领域，更具体地但不限于涉及一种分数N频率合成器及其方法。

背景技术

常规的分数N频率合成器通过调制环路分频器的分频比来得到平均非整数分频比。为了抑制量化噪声，将具有特定频率响应的有限脉冲响应滤波器(FIR)引入到分数N频率合成器的环路中，并且形成包括FIR滤波器以及例如常规锁相环(PLL)中的分量的结构。通过控制FIR滤波器的频率响应，可以实现对特定频率范围内的量化噪声的抑制，这提高了频率合成器的性能。

常规地，在频率合成器中使用FIR类型的量化噪声滤波器需要多路径分频器。由于环路分频器接收压控振荡器(VCO)的输出(在绝大多数情况下，VCO频率是频率合成器的最高频率)，多路径的实现不可避免地增加功率消耗。此外，基于模拟电路对于包括模拟模块的频率合成器的设计，多路径导致面积增加，这也造成了问题，因为它占用芯片上的有价值的硅区域。另外，由于版图设计中多路径的紧凑布置，分频器之间的耦联将给每个输出路径都增加时间误差，这将进一步影响整体性能。因此希望期望设计一种改进上述性能的电路。

发明内容

本发明公开了一种分数N频率合成器，包括：多相生成器，配置成根据来自Σ-Δ调制器(SDM)的输出序列生成多相位延迟序列，信号处理模块，配置成计算多个延迟序列中的每一个与非延迟序列之间的相位差序列；多路径相位误差生成器，连接到多相生成器，配置成通过将相位差序列中的每一个相位与普通参考信号的相位进行比较以生成多个相位差信号；电流组合器，连接到多路径相位误差生成器，并且配置成通过对由相位差序列限定的时间窗口内的每个分支吸收的多个电荷泵输出信号进行加权求和，以生成多个电荷泵输出信号的和；环路滤波器，连接到电流组合器，并且配置成通过对多个电荷泵输出信号的和进行滤波以生成电压信号；振荡器，连接到环路滤波器，并且配置成根据来自环路滤波器的电压信号生成振荡电压信号(CKVCO)；分频器，配置成检测振荡电压信号，并通过对振荡电压信号的脉冲进行计数以生成分频信号(CKDIV)；以及SDM，连接到分频器和多相生成器，用于生成可变分频比(Ndiv)。

在一实施例中，多路径相位误差生成器还包括：

连接到多相生成器的一组相位检测器，其中，每个相位检测器配置成从多相生成器接收对应的延迟序列和固定参考信号，并检测所接收的延迟序列的相位差；

开关组，开关组中的每个开关连接到对应的相位检测器，并且配置成通过根据来自电流组合器的符号指示反转所检测到的相位的极性，以生成已处理的相位；并且其中电流组合器还包括：

电荷泵组，其中电荷泵组中的每一个电荷泵均连接到开关组中的对应开关，并且配置成通过将已处理的相位转换为电流以生成电流信号。

在一实施例中，多相生成器还包括移位寄存器，地址生成器，其中，

移位寄存器连接到地址生成器输出，并且配置成从分频控制信号(NDIV[i])中生成多个移位采样点(NDIV[i-1]，NDIV[i-2]...NDIV[i-5])；

地址生成器输出连接到移位寄存器，并且配置成通过对多个移位采样点的地址进行解码以生成地址。

进一步地，地址生成器还配置成执行自适应平均值调整操作。

在一实施例中，地址生成器还包括第一加法器，第二加法器，延迟单元，其中，

第一加法器配置成通过从移位采样点中减去非延迟的采样点，以生成差值；