[发明专利]一种超结半导体器件

说明书

本发明提供了一种半导体功率器件，包括在器件的特征层和导电的接触层之间的耐压层，其特征在于所述耐压层包括至少一个第一导电类型的第一种半导体区和至少一个第二导电类型的第二种半导体区，所述第一种半导体区含有第一种半导体材料，所述第二种半导体区含有第二种半导体材料，所述第二种半导体材料具有比所述第一种半导体材料更高的禁带宽度和更高的临界击穿电场。本发明的耐压层是一种新的超结耐压层。与传统超结耐压层相比，本发明的耐压层可提高击穿电压抵抗电荷非平衡影响的能力，还可获得更优的比导通电阻与击穿电压的关系。

技术领域

本发明属于半导体器件，特别是半导体功率器件的耐压层。

背景技术

半导体功率器件在关断时需要承受比较高的外加电压。通常，外加电压主要是由半导体功率器件中的一个掺杂浓度较低且较厚的半导体层来承受，这个用于耐压的半导体层称为耐压层(Voltage Sustaining layer)。传统的耐压层是由轻掺杂的n型或p型的半导体层构成。如果要能够承受高压，耐压层的厚度需要足够的厚。另外，耐压层的掺杂浓度越低，导电载流子越少，耐压层就越像绝缘层，耐压就越高。然而，半导体功率器件在导通时也需要由耐压层来传导电流，如果耐压层的掺杂浓度越低，则导电载流子越少(双极型功率器件的情况除外)，导电能力越差，单位面积的导通电阻(称为比导通电阻R_on,sp)就越大，导通态的功耗也就越高。事实上，在半导体功率器件中，要同时获得高的击穿电压V_B和低的比导通电阻R_on,sp是比较困难的。在传统的单极型功率器件(如功率MOSFET)中，击穿电压V_B和比导通电阻R_on,sp之间存在R_on,sp～V_B^2.5的关系，这使得功率MOSFET的比导通电阻R_on,sp(或导通态的功耗)会随着耐压等级的提高而快速增加，这阻碍了功率MOSFET往更高耐压等级的发展。

中国发明专利91101845.X及美国发明专利5,216,275提出了用复合缓冲层(Composite Buffer Layer)来耐压的耐压层结构解决了上述问题，该结构即是功率半导体器件领域中著名的超结(Superjunction)耐压层结构。超结耐压层是由n型柱状区和p型柱状区交替排列构成的结构。图1(a)给出了应用了超结耐压层的功率MOSFET的结构示意图(为了与本发明区别开来，后面称之为传统超结MOSFET)，图1(b)给出的是半个元胞的超结耐压层结构示意图(为了与本发明区别开来，后面称之为传统超结耐压层)。从原理上看，在耐压时传统超结MOSFET中p型柱状区的电离受主负电荷与n型柱状区的电离施主正电荷相互补偿(即几乎不对纵向电场产生贡献)，从而大大降低n型柱状区的掺杂对纵向电场的贡献。于是，n型柱状区的掺杂浓度增加也依然能够获得较高的击穿电压，功率MOSFET的比导通电阻与击穿电压的关系大大改善，变为R_on,sp～V_B^1.3。

然而，传统超结耐压层也存在一些缺点。比如，传统超结耐压层中的n柱和p柱的电荷总数(或掺杂剂量)须要严格控制相等以达到电荷平衡，否则将严重影响器件的耐压，这给制造工艺的控制带来了很大的挑战和风险。下面来简要地说明导致这一缺点的原因。