[发明专利]一种基于多重成组延时的物理不可克隆函数电路结构

说明书

本发明公开了一种基于多重成组延时的物理不可克隆函数电路结构，包括多重成组化延时可变源模块、模糊提取器模块和录入复现模块；利用多重成组化延时单元和基于线性码和哈希函数族的模糊提取器，实现稳定性和唯一性强的物理不可克隆函数。

技术领域

本发明涉及一种通过器件的制造可变性实现对电路标识的方法，尤其是一种基于多重成组延时的物理不可克隆函数电路结构。

背景技术

随着ID卡的广泛应用，产生ID的方法也是五花八门，其中物理不可克隆函数(physical unclonable function，PUF)因其不可克隆和实现简单等特性脱颖而出。19世纪末，开始有学者借鉴生物识别的思想，将纸和光学标记上的随机图案，作为货币等重要物品的防伪标识。之后，人们利用集成电路实现了电子PUF，其核心为集成电路制造过程中的内在随机性，该随机性由制造过程中不可避免的工艺偏差产生。

但是，因非随机的系统误差引起的唯一性问题和因环境因素引起的稳定性问题，使得物理不可克隆函数作为ID的性能有所不足，当前已有一些优化技术。多数方法存在稳定性不足，唯一性差等缺点。对这些不足之处进行改进，成为本专利的主要内容。

发明内容

本发明提出了一种基于多重成组延时的物理不可克隆函数电路结构，利用多重成组化延时可变源模块，实现自纠错功能，增强稳定性，减小系统可变性的影响，增强唯一性。

本发明解决其技术问题所采用的技术方案为：

一种基于多重成组延时的物理不可克隆函数电路结构，利用多重成组化延时单元实现自纠错和唯一性强的物理不可克隆函数，主要包括以下三个部分：多重成组化延时可变源模块、模糊提取器模块和录入复现模块。

多重成组化延时可变源模块，包含2N个多重成组化延时可变单元、一个2N选1的选择器和一个延时可变性量化器，根据输入的激励信号得到对应的多重成组化延时可变单元的延时可变性的量化结果，得到源响应。多重成组化延时可变单元包含2*k+1个成组化延时单元，每个成组化延时单元由M个并联的延时单元和一个M选1的选择器组成；延时可变性量化器通过给定多重成组化延时可变单元的配置信号S，分别量化每个成组化延时单元的每个环的延时，得到各个环延时成组关系，对应重复码组RC的位。在注册阶段，所述延时可变性量化器产生源重复码组RC；在再生阶段，所述延时可变性量化器利用源重复码组RC，纠正多重成组化延时可变单元的源响应。

模糊提取器模块，包含误差校正模块和冗余压缩模块。误差校正模块利用基于线性码的安全草图算法，校正源响应的误差位；冗余压缩模块利用基于线性反馈移位寄存器实现的托普利茨哈希函数族，压缩校正后的原始响应的冗余信息，得到最终响应。

录入复现模块，包含存储器和辅助数据控制器。存储器用于存放多重成组化延时可变源模块和模糊提取器模块工作过程中的辅助数据；辅助数据控制器，控制辅助数据的录入和复现过程，对存储器进行写入和读取操作。

附图说明

图1是本发明基于多重延时的物理不可克隆函数电路结构的整体框图；

图2是本发明多重成组化延时可变单元的整体框图。

具体实施方式

下面结合附图对本发明作进一步描述。