[发明专利]用于保护集成电路免于静电放电的结构

说明书

本申请涉及用于保护集成电路免于静电放电的结构。一种集成电路包括至少一个输入输出焊盘以及旨在连接至参考电势源的端子，并且进一步包括保护结构，该保护结构包括前向连接在该焊盘与该端子之间的晶闸管。该晶闸管包括在其阴极栅极与该端子之间的第一电阻器。至少一个齐纳二极管被布置在该晶闸管与该焊盘之间。该齐纳二极管的阳极连接至该晶闸管的该阴极栅极，并且该齐纳二极管的阴极经由至少一个第二电阻器连接至该焊盘。该齐纳二极管的结不同于该晶闸管的PNPN结构的结。

相关申请的交叉引用

本申请要求于2016年7月26日提交的法国专利申请号1657160的优先权权益，该专利申请的内容在法律允许的最大程度上通过引用以其全文结合在此。

技术领域

本发明涉及保护集成电路免于静电放电。

背景技术

集成电路包括旨在向外界提供连接的金属焊盘。这些焊盘中的一些焊盘能够接收电源电压。其他焊盘能够接收和/或供应输入输出信号。通常在电路的外围提供耦合至电源焊盘的电源轨以便对其不同部件进行供电。通常，绝缘层覆盖电路，仅留出对金属盘的接入。

这种电路通常以低电压电平(例如，从1到5V)并且以低电流强度(例如，从1μA到10mA)接收和/或提供信号，并且有可能在电路的焊盘之间发生过电压或过强度时被损坏。

因此，提供了这种电路以便将保护结构与每个焊盘相关联。该保护结构应当能够快速地排尽相当大电流，能够在电路的两个焊盘之间发生静电放电时发生。

美国专利号6,765,771描述了包括晶闸管的保护结构的示例。

发明内容

因此，实施例提供了被保护免于静电放电的集成电路。该集成电路包括至少一个输入输出焊盘以及旨在耦合至参考电势源的端子。该集成电路还包括保护结构，该保护结构包括：晶闸管，该晶闸管包括其阴极栅极与该端子之间的第一电阻器并且前向连接在该焊盘与该端子之间；以及在该晶闸管与该焊盘之间的至少一个齐纳二极管。该齐纳二极管的阳极连接至该晶闸管的该阴极栅极，并且该齐纳二极管的阴极经由至少一个第二电阻器而耦合至该焊盘。该齐纳二极管的结不同于该晶闸管的PNPN结构的结。

根据实施例，该保护结构至少进一步包括第三电阻器，该第三电阻器在该晶闸管的该阳极栅极与该焊盘之间。

根据实施例，该保护结构进一步包括二极管，该二极管的阳极连接至该端子并且该二极管的阴极连接至该焊盘。

根据实施例，该电路包括掺杂衬底，该掺杂衬底属于第一导电类型，具有表面，并且该保护结构进一步包括第一掺杂半导体区域，该第一掺杂半导体区域属于与该第一导电类型相反的第二导电类型并且在该衬底中从该表面延伸，该第一区域包括第一部分，该第一部分沿着第一方向延伸并且在每一端由第二部分接续，该第二部分沿着垂直于该第一方向的第二方向延伸，该晶闸管包括第一晶体管和第二晶体管，该第一区域的该第一部分形成该第一晶体管的基极。

根据实施例，该电路包括控制器，该控制器用于在接通该第二晶体管之前、之后或同时接通该第一晶体管。

根据实施例，该保护结构进一步包括第二掺杂半导体区域，该第二掺杂半导体区域属于该第一导电类型，比该衬底更重掺杂，在该第一区域的该第一部分中仅向下延伸至该第一区域的该第一部分的深度的一部分，该第二区域形成该第一晶体管的发射极。

根据实施例，该保护结构进一步包括：在该第一区域的每个第二部分中的第三掺杂半导体区域，该第三掺杂半导体区域属于该第一导电类型，比该衬底更重掺杂，在该第一区域的该第二部分中仅向下延伸至该第一区域的该第二部分的深度的一部分，该第三区域形成该齐纳二极管的该阳极。