[发明专利]具有确定的时间窗口的存储器装置

说明书

一种存储器装置包括：存储器阵列，包括用以存储数据位的至少一个位单元；跟踪电路，耦合至所述存储器阵列，并用以响应于时钟信号的第一时序边沿来提供使能信号，其中所述使能信号模仿在所述存储器阵列中传播的电信号路径；以及控制逻辑电路，包括耦合至所述跟踪电路的时序控制引擎，其中所述时序控制引擎用以在所述时钟信号的第二时序边沿与所述使能信号的第三时序边沿之间选择较快的时序边沿来终止所述位单元的正在进行的操作。

[相关申请的交叉参考]

本申请主张于2016年11月30日提出申请的美国临时专利申请第62/428,393号的优先权，所述申请全文并入本文供参考。

技术领域

本专利文件中阐述的技术大体上涉及存储器装置，且更具体来说涉及一种具有确定的时间窗口的存储器装置。

背景技术

静态随机存取存储器(static random access memory，SRAM)装置是一种使用不需要进行刷新的双稳电路(bistable circuitry)来存储数据位的类型的易失性(volatile)半导体存储器。静态随机存取存储器装置通常包括一或多个存储器阵列，其中每一阵列包括多个静态随机存取存储器单元。静态随机存取存储器单元通常被称为位单元，这是因为静态随机存取存储器单元存储由两个交叉耦合的反相器的逻辑状态代表的信息中的一位。每一存储器阵列包括以行及列的形式排列的多个位单元。存储器阵列中的每一位单元通常包括与电源电压的连接及与参考电压的连接。位线(bit line)上的逻辑信号控制自位单元进行的读取及向位单元进行的写入，其中字线(word line)控制位线与原本浮动的反相器的连接。字线可沿存储器阵列的行而耦合至多个位单元，其中向不同的行提供不同的字线。

发明内容

本发明实施例公开一种存储器装置。所述存储器装置包括：存储器阵列，包括用以存储数据位的至少一个位单元；跟踪电路，耦合至所述存储器阵列，并用以响应于时钟信号的第一时序边沿来提供使能信号，其中所述使能信号模仿在所述存储器阵列中传播的电信号路径；以及控制逻辑电路，包括耦合至所述跟踪电路的时序控制引擎，其中所述时序控制引擎用以在所述时钟信号的第二时序边沿与所述使能信号的第三时序边沿之间选择较快的时序边沿来终止所述位单元的正在进行的操作。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明实施例的各个方面。应注意，各种特征未必按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1说明根据某些实施例的包括与存储器阵列耦合的时序控制引擎的存储器装置的示例性方块图。

图2A说明根据某些实施例的图1所示存储器装置的存储器位单元的实施例的示例性电路图。

图2B说明根据某些实施例的图1所示存储器装置的跟踪电路的实施例的示意性示意图。

图3A说明用于根据某些实施例的操作图1所示存储器装置的多个信号的一组示例性波形。

图3B说明用于根据某些实施例的操作图1所示存储器装置的多个信号的另一组示例性波形。

图4说明用于根据各种实施例的操作图1所示存储器装置的方法的流程图。

附图标号说明

100：存储器装置；

101：全局时钟信号/时钟信号/快速时钟信号；

101F：时钟信号的下降边沿/下降边沿；

101R：时钟信号的上升边沿/上升边沿；

102：存储器阵列；

102-1、102-2、102-3、102-4、102-5、102-6、102-7、102-8、102-9：位/位单元；