[发明专利]一种具有自学习功能的快速启动低功耗计算机片上系统

说明书

技术领域

本发明涉及计算机技术领域，具体涉及一种计算机片上系统。

背景技术

就硬件系统而言，大多数计算机主要采用两种体系结构，分别为冯诺依曼结构和哈佛结构。冯诺依曼结构的系统架构如图1所示，其中片上系统(System on Chip，SoC)5，包括中央处理器(CPU)1和片上高速缓存器(cache)2。片上系统5连接片外的主存储器(main memory)3和外部非易失性存储器4。中央处理器1通过系统总线可以直接访问片上高速缓存器2和主存储器3。存放在外部非易失性存储器4中的数据或指令，先要经过外部互联总线导入主存储器3中，然后从主存储器3导入片上高速缓存器2中，存在片上高速缓存器2中的指令或数据再被中央处理器1直接访问。主存储器3和片上高速缓存器2主要采用易失性存储器，断电后信息全部丢失。主存储器3一般采用动态随机存储器(DRAM)，由于主存储器3的速度相比中央处理器1频率要慢的多，如果所有的数据和指令都存储在主存储器3中，将严重影响系统的性能。片上高速缓存器2是用于减少中央处理器1访问主存储器3所需平均时间的存储部件，片上高速缓存器2一般由静态随机存储器(SRAM)构成，在如图2所示的金字塔式存储体系中，存储部件自顶向下容量越大，速度越慢，价格越低。片上高速缓存器2位于自顶向下的第二层，仅次于中央处理器的寄存器11，其容量远小于主存储器3，但速度却可以接近中央处理器1的频率。当中央处理器1发出主存储器3访问请求时，会先访问片上高速缓存器2内查看是否有请求数据。如果存在或命中，则不经访问主存储器3直接返回该数据；如果不存在或失效，则要先把主存储器3中的相应数据载入片上高速缓存器2，再返回中央处理器1。外部非易失性存储器4主要是指硬盘、闪存等，也包括光盘、智能卡等存储部件，其容量大且掉电以后信息不丢失，但是读取速度低。中央处理器1要读取外部非易失性存储器4中的内容，需要通过外设接口总线先将数据或指令导入主存储器3中，中央处理器1再对主存储器3中的数据或指令进行操作。外设接口总线的速度要远小于系统总线的速度，所以中央处理器1对片上高速缓存器2和主存储器3的读取速率要远大于外部非易失性存储器4读取速率。

哈佛结构是一种基于冯诺依曼体系的并行体系结构，但其采取将指令存储和数据存储分开的存储器结构，如图3所示，与图1所示的冯诺依曼结构相比，片上高速缓存器2被拆分为片上指令高速缓存器6，片上数据高速缓冲器7以及片上共享高速缓存器8，其特点是把指令和数据分别存储在不同的存储空间，即指令存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。与冯诺依曼结构类似，存放在外部非易失性存储器4中的数据或指令，先要经过外部互联总线导入主存储器3中，然后从主存储器3导入片上共享高速缓存器8中。所不同的是，片上共享高速缓存器8中的指令要通过独立的片上高速缓存器指令总线11传送至片上指令高速缓存器6，中央处理器1再通过系统指令总线9访问片上指令高速缓存器6中的指令；片上共享高速缓存器8中的数据要通过独立的片上高速缓存器数据总线12传送至片上数据高速缓存器7，中央处理器1再通过系统数据总线10访问片上数据高速缓存器7中的数据。

不论是冯诺依曼结构或者哈佛结构，主存储器3和片上高速缓存器2都是易失性存储器，掉电以后信息丢失，所以系统每一次上电或被唤醒，操作系统启动信息都必须从外部非易失性存储器4中导入主存储器3中，然后再导入片上高速缓存器2中，再被中央处理器1读取。虽然每次上电中央处理器1处理的信息几乎都是一样的，但是由于片上高速缓存器2和主存储器3都是易失性的，每次上电不得不重复将操作系统启动信息从外部非易失性存储器4导入内部存储器3及片上高速缓存器2中，这样的传输过程速度非常慢，且功耗很高，操作系统也不能快速启动。对应用程序来说，无论是否是用户最为经常使用的，只要主存储器3和片上高速缓存器2中没有该程序的有用数据或指令，每次系统调用该应用程序时，和该程序相关的指令和数据都需要从外部非易失性存储器4调入主存储器3中，继而载入片上高速缓存器2。