[发明专利]片内端接电路、存储器设备及存储器系统

说明书

一种连接到接收数据信号的输入缓冲器的片内端接(ODT)电路，该ODT电路包括连接到输入缓冲器的至少一个端接电阻器以及被配置为控制端接电阻器和输入缓冲器之间的连接的至少一个开关设备。该开关设备根据关于数据信号的信息而接通或断开。

相关申请的交叉引用

本申请要求于2016年7月21日向韩国知识产权局提交的韩国专利申请No.10-2016-0092898的优先权，该申请的公开通过全文引用合并于此。

技术领域

本发明构思涉及片内端接电路(on-die termination circuit)，更具体地，涉及包括片内端接电路的存储器设备以及包括该存储器设备的存储器系统。

背景技术

各种类型的存储器设备由于其容量和操作速度的增大而使信号完整性劣化。例如，随着存储器设备的操作速度的增大，通过将存储器控制器连接到存储器设备的通道所传输的数据的带宽可能增大。这会降低信号质量。因此，已经使用片内端接(ODT)电路来降低信号噪声。然而，ODT电路的使用可能导致功耗增加和温度升高。

发明内容

根据本发明构思的示例性实施例，提供了一种连接到接收数据信号的输入缓冲器的片内端接(ODT)电路。该ODT电路包括：连接到输入缓冲器的至少一个端接电阻器；以及至少一个开关设备，被配置为控制端接电阻器和输入缓冲器之间的连接。开关设备根据关于数据信号的信息而接通或断开。

根据本发明构思的示例性实施例，提供了一种存储器设备，包括：输入缓冲器，被配置为接收数据信号；ODT电路，连接到输入缓冲器；以及ODT控制器，被配置为检测数据信号的模式，并且响应于数据信号的模式来控制ODT电路的接通和断开。

根据本发明构思的示例性实施例，提供了一种存储器系统，包括：存储器设备，包括第一存储器设备和第二存储器设备。第一存储器设备包括至少一个第一ODT电路，第二存储器设备包括至少一个第二ODT电路。所述存储器系统还包括：存储器控制器，被配置为通过第一通道向第一存储器设备提供第一数据信号，通过第二通道向第二存储器设备提供第二数据信号，并且分别根据第一数据信号和第二数据信号的模式来控制第一ODT电路和第二ODT电路的接通和断开。

根据本发明构思的示例性实施例，提供了一种存储器设备，包括：输入缓冲器，在输入端处接收数据信号；ODT电路，连接到输入缓冲器的输入端，其中该ODT电路包括连接到电源电压的第一电阻器、连接到接地电压的第二电阻器、连接到第一电阻器的第一开关以及连接到第二电阻器的第二开关；以及ODT控制器，连接到输入缓冲器的输出端，该ODT控制器被配置为从输入缓冲器接收数据信号，响应于数据信号产生控制信号，并将控制信号提供给ODT电路。

附图说明

通过参考附图详细描述本发明的示例性实施例，本发明构思的以上和其他特征将变得更易于理解，其中：

图1是根据本发明构思的示例性实施例的包括片内端接(ODT)电路的存储器设备的框图；

图2是根据本发明构思的示例性实施例的ODT电路的详细框图；

图3是根据本发明构思的示例性实施例的ODT控制器的框图；

图4是用于说明根据本发明构思的示例性实施例的控制ODT电路的方法的时序图；

图5A是根据本发明构思的示例性实施例的ODT控制器的框图；

图5B是根据本发明构思的示例性实施例的ODT控制器的电路图；

图6是用于说明根据本发明构思的示例性实施例的控制ODT电路的方法的时序图；

图7A和图7B是根据本发明构思的示例性实施例的ODT控制器的框图；

图8和图9是用于说明根据本发明构思的示例性实施例的控制ODT电路的方法的时序图；