[发明专利]片内端接电路、存储器设备及存储器系统

权利要求书

1.一种连接到接收数据信号的输入缓冲器的片内端接电路，所述片内端接电路包括：

至少一个端接电阻器，连接到所述输入缓冲器；以及

至少一个开关设备，被配置为控制所述端接电阻器和所述输入缓冲器之间的连接；

其中，所述开关设备根据关于数据信号的信息而接通或断开，

其中，关于数据信号的信息包括以下至少一项：数据信号的模式信息、数据信号的频率信息和传输数据信号的通道的长度信息，

其中，所述开关设备在预定延迟间隔之后根据确定结果而接通或断开，

其中，所述预定延迟间隔基于数据信号的频率信息或通道长度信息而改变，并且

其中，随着通道长度增加，所述预定延迟间隔相对于数据信号的单位间隔而增大。

2.根据权利要求1所述的片内端接电路，其中，所述开关设备根据数据信号的模式信息而接通或断开。

3.根据权利要求2所述的片内端接电路，其中，数据信号的模式信息指示数据信号的电平变化，

其中，所述开关设备在数据信号的电平改变时接通，并在数据信号的电平保持恒定达预定时间时断开。

4.根据权利要求1所述的片内端接电路，其中，随着数据信号的频率增大，所述预定延迟间隔相对于数据信号的单位间隔而增大。

5.根据权利要求1所述的片内端接电路，其中，所述开关设备在预定维持时段期间保持在接通状态或断开状态。

6.根据权利要求5所述的片内端接电路，其中，所述开关设备在第一维持时段期间保持接通状态，并在第二维持时段期间保持断开状态。

7.根据权利要求5所述的片内端接电路，其中，基于数据信号的频率信息或通道长度信息，所述预定维持时段的长度相对于数据信号的单位间隔而改变。

8.根据权利要求7所述的片内端接电路，其中，随着数据信号的频率增大，所述预定维持时段的长度相对于数据信号的单位间隔而增加。

9.根据权利要求8所述的片内端接电路，其中，随着通道长度增加，所述预定维持时段的长度相对于数据信号的单位间隔而增加。

10.根据权利要求7所述的片内端接电路，其中，随着通道长度增加，所述预定维持时段的长度相对于数据信号的单位间隔而增加。

11.一种存储器设备，包括：

输入缓冲器，被配置为接收数据信号；

片内端接ODT电路，连接到所述输入缓冲器；以及

ODT控制器，被配置为检测数据信号的模式，并且响应于数据信号的模式来控制ODT电路的接通和断开，

其中，所述ODT控制器包括控制信号发生器和ODT控制信号延迟单元，所述控制信号发生器被配置为产生ODT控制信号，所述ODT控制信号延迟单元被配置为延迟ODT控制信号并向ODT电路提供延迟的ODT控制信号，

其中，所述ODT控制信号延迟单元还被配置为基于数据信号的频率信息或通道长度信息来改变ODT控制信号被延迟的延迟间隔，并且

其中，随着通道长度增加，所述延迟间隔相对于数据信号的单位间隔而增大。

12.根据权利要求11所述的存储器设备，其中，所述控制信号发生器还被配置为产生ODT控制信号，以控制ODT电路在数据信号的电平改变时在第一维持时段期间接通，并且在数据信号的电平保持恒定时在第二维持时段期间断开。

13.根据权利要求12所述的存储器设备，其中，所述第一维持时段的持续时间不同于所述第二维持时段的持续时间。

14.根据权利要求12所述的存储器设备，其中，所述控制信号发生器通过在与所述第一维持时段或所述第二维持时段相对应的检测时段中周期性地检测数据信号的模式来产生ODT控制信号。