[发明专利]频率合成器

说明书

技术领域

本发明涉及领域电子科学与技术领域，特别是涉及一种频率合成器。

背景技术

频率合成器广泛用于无线通信、雷达、仪表测量等系统中，当前频率合成器的设计向着低相噪、高频谱纯度、捷变频、小步进、宽频段等方向发展。采用直接数字频率合成技术与锁相环频率合成技术相结合的频率合成器，具有较高的频率分辨率、较宽输出频段和较快的变频速度等优点。

如图1所示，图1为直接数字频率合成技术内插锁相环技术的结构框图。直接数字频率合成技术内插锁相环技术是当前的一种直接数字频率合成技术与锁相环频率合成技术相结合的方案之一。锁相环模块包括分频器、鉴相器、环路滤波器以及压控振荡器。锁相环模块输出信号与直接数字频率合成模块的输出信号混频后，经带通滤波器滤除多余边带后，再经分频器分频，然后输出到鉴相器鉴相。该方案的优点是：频率合成器输出频率的分辨率完全由直接数字频率合成模块决定，可以达到很小的步进，这样可以提高鉴相频率来提高变频速度。直接数字频率合成模块的输出信号不经锁相环模块的倍频，所以直接数字频率合成模块的输出信号相噪和杂散不会在频合输出端恶化。

但是，该方案存在一个很大的缺点：带通滤波器设计难度很大。首先，要保证混频后对无用边带的抑制，带通滤波器需要有很好的选择性，否则，边带抑制不够则可能失锁或锁错频率；其次，对于宽频段输出的锁相环模块，则需要带通滤波器的中心频率可调。由于直接数字频率合成模块的输出频率较低，在锁相环模块输出频率很高时，对带通滤波器的选择性要求更苛刻。由于该致命缺点，大大限制了该方案的频率合成器的应用。

发明内容

基于此，有必要针对传统技术中的问题提供一种频率合成器，该频率合成器能够大大降低直接数字频率合成技术内插锁相环技术中带通滤波器的要求，简化设计，同时保证锁相环可靠的锁定。

本发明实施例提供的频率合成器，包括：参考频率模块、锁相环模块、DDS(Direct Digital Synthesize，直接数字式频率合成)内插单元、带通滤波器以及控制器；其中，所述DDS内插单元包括直接数字频率合成模块和边带抑制混频器；所述参考频率模块分别与所述锁相环模块的第一输入端以及直接数字频率合成模块的输入端相连；所述控制器分别与所述锁相环模块的受控端以及所述直接数字频率合成模块的受控端相连；所述边带抑制混频器的第一输入端与所述直接数字频率合成模块的输出端相连，所述边带抑制混频器的第二输入端与所述锁相环模块的输出端相连，所述边带抑制混频器的输出端通过所述带通滤波器与所述锁相环模块的第二输入端相连。

本发明实施例中，由于直接数字频率合成模块通常具有很高的分辨率，因此对于小于锁相环模块鉴相频率的频率步进可以完全由直接数字频率合成模块实现，而锁相环模块只需要整数分频，从而可以完全消除为了取得高分辨率而采用小数分频所引起的小数杂散。同时，直接数字频率合成模块输出的信号和锁相环模块输出的信号经过边带抑制混频器后只输出单边带信号，即保留有用边带(例如上边带)抑制无用边带(例如下边带)，对多余边带具有很大的抑制能力，大大简化了边带抑制混频器后一级的带通滤波器的选择性要求。使得只需要简单的带通滤波器就能够滤除其他杂散，避免了锁相环模块出现失锁或者锁错频率的情况。本发明实施例能够降低直接数字频率合成内插锁相环技术的技术实现难度，提升直接数字频率合成内插锁相环技术的技术实用性，同时适用于宽频段频率合成器，使得本发明实施例公开的频率合成器，具有变频速度快、频率分辨率高、低相噪、杂散抑制高以及输出频带宽等优点。

在一个实施方式中，所述DDS内插单元还包括：低通滤波器，所述低通滤波器的输入端与所述直接数字频率合成模块的输出端相连，所述低通滤波器的输出端与所述边带抑制混频器的第一输入端相连。

在一个实施方式中，所述带通滤波器为LC带通滤波器或者LTCC带通滤波器。

在一个实施方式中，所述DDS内插单元还包括：放大器，所述放大器的输入端与所述锁相环模块的输出端相连，所述放大器的输出端与所述边带抑制混频器的第二输入端相连。

在一个实施方式中，所述放大器为射频小信号放大器。

在一个实施方式中，所述边带抑制混频器为单边带混频器或者镜频抑制混频器。