[发明专利]用于比较器中的电路

说明书

本文公开了用于比较器中用以捕获第一输入信号与第二输入信号的幅值之间的差的电荷模式电路，该电路包括：尾节点，其被配置为在捕获操作期间接收电荷包；第一节点和第二节点，其能够沿着相应的第一路径和第二路径导电地连接至所述尾节点；以及控制电路，其被配置为在捕获操作期间基于第一输入信号和第二输入信号来控制尾节点与第一节点和第二节点之间的这样的连接，使得根据第一输入信号的幅值与第二输入信号的幅值之间的差将电荷包在第一路径与第二路径之间进行划分。

技术领域

本发明涉及用于捕获两个输入信号之间的差(例如其幅值之间的差)的电路。例如，这样的幅值可以是在输入电压信号的情况下的电压电平。这样的电路可以用于比较器中。

背景技术

比较器通常将两个电压或电流进行比较，并输出指示两个电压或电流中的哪一个较大(或较小)的信号。比较器，尤其是时钟控制比较器通常用于ADC(模拟至数字转换器)和存储器电路中。

例如，逐次逼近寄存器(SAR)ADC通常在其每个子转换操作中使用比较器。逐次逼近转换可以被认为是由一系列子转换操作组成的转换处理的一个示例。这样的ADC电路(混合信号电路)可以具有特定用途，例如作为在EP-A1-2211468中公开的采样电路中的路径的端部处使用的ADC电路(子ADC单元)。

应当理解，在这样的ADC电路中的比较器(及其电路)的应用仅仅是一个示例应用，并且本文公开的电路通常可以应用于比较器中或者实际上通常可以应用在用于捕获或测量或放大两个输入信号之间的幅值差的电路中。

因此，作为背景，为了探索本发明的电路在ADC电路中的应用，现在将考虑在EP-A1-2211468中公开的采样电路的各方面。

图1是可以应用本发明的模拟至数字电路40的示意图。电路40包括采样器42、作为示例时钟信号发生器的电压控制振荡器(VCO)44、解复用器46、ADC组48、数字单元50和校准单元52。

采样器42被配置为执行四路或四相时间交替，以便通过电流导引将输入电流I_IN划分成四个时间交替的采样流A至D。为此，VCO 44是可操作用于输出彼此之间相位差为90°的四个时钟信号(例如，作为四个升余弦信号)的正交VCO。VCO 44可以例如是共享的16GHz正交VCO，以使电路40能够具有64GS/s的总采样率。

如图1所示，流A至流D中的每个包括串联在一起的解复用器46和ADC组48。采样器42以电流模式操作，因此流A至流D实际上是源自(并且一起组成)输入电流I_IN的四个时间交替的电流脉冲流，每个流的采样率为总采样率的四分之一。继续64GS/s的示例总采样率，流A至流D中的每个的采样率可以为16GS/s。

作为示例，聚焦于流A，电流脉冲流首先由n路解复用器46解复用。解复用器46是电流导引解复用器，并且其执行与采样器42类似的功能，将流A划分成n个时间交替的流。

从解复用器46输出的n个流传递到包含n个ADC子单元的ADC组48，每个ADC子单元可操作用于将其输入脉冲流转换为数字信号，例如转换为8位数字值。因此，n个数字流从ADC组48传递到数字单元50。

流B、流C和流D与流A类似地操作，因此省略重复描述。如果n＝80，则电路40可以被认为包括在四个ADC组48之间划分的320个ADC子单元。

校准单元52被连接成从数字单元50接收一个或更多个信号，并且基于该信号来确定要施加到采样器42、VCO 44、解复用器46和ADC组48中的一个或更多个的控制信号。

图2是用于理解ADC组48的操作原理的示意图。为了简单起见，仅示出解复用器46的一个输出60，因此示出的ADC电路48仅表示该特定输出所需的ADC电路(子ADC单元)。可以向解复用器46的所有输出提供类似的ADC电路48(子ADC单元)。