[发明专利]一种多输入高速CMOS缓冲器电路

说明书

本发明公开了一种多输入高速CMOS缓冲器电路，其中，包括电压转电流模块、多路选通器模块和电流转电压模块，所述多路选通器模块的两侧分别连接所述电压转电流模块和所述电流转电压模块，并且所述电压转电路模块的另一侧用于输入电压，所述电流转电压模块的另一侧用于输出电压；所述电压转电流模块用于将多路输入电压转换为电流信号；所述多路选通器模块用于导通所述电压转电流模块和电流转电压模块；所述电流转电压模块将输入电流信号转换为电压信号并输出。本发明提供的一种多输入高速CMOS缓冲器电路，具有缓冲速度快、延时小、不需要使用自举开关，易用性强的优良特性。

技术领域

本发明涉及缓冲器电路，具体涉及一种多输入高速CMOS缓冲器电路。

背景技术

在现代CMOS模拟电路中，缓冲器电路是一种很常用的电路。缓冲器具有高输入阻抗，低输出阻抗，高驱动能力的特点，在各种ADC，DAC及各类SOC芯片中均有广泛应用。目前，业界在高速、低功耗、低噪声几个特性方面对缓冲器的要求也越来越高。

传统的缓冲器在多输入信号应用环境下，一般是将多个输入信号的输入电压通过多个开关分别选通连接缓冲器，再直接以电压形式输出。这种缓冲器电路存在以下缺陷：(1)由于开关存在一定的阻抗及容抗，开关越多会导致越大的时间延时，使缓冲器处理速度变慢，(2)为提高缓冲器的速度，通常需提高电路各支路的偏置电流，这样会导致电路功耗较大，(3)当输入信号过大时，需采用自举开关，增加了缓冲器使用的复杂度。

发明内容

本发明所解决的技术问题是提供一种多输入高速CMOS缓冲器电路，具有缓冲速度快、延时小、不需要使用自举开关，易用性强的优良特性。

为了达到上述技术效果，本发明采用如下技术方案：一种多输入高速 CMOS缓冲器电路，其中，包括电压转电流模块、多路选通器模块和电流转电压模块，所述多路选通器模块的两侧分别连接所述电压转电流模块和所述电流转电压模块，并且所述电压转电路模块的另一侧用于输入电压，所述电流转电压模块的另一侧用于输出电压；所述电压转电流模块用于将多路输入电压转换为电流信号；所述多路选通器模块用于导通所述电压转电流模块和电流转电压模块；所述电流转电压模块将输入电流信号转换为电压信号并输出。

优选地，所述电压转电流模块由N个相同的电压转电流单元组成，所述 N个电压转电流单元的输入电压分别对应N个输入电压。

优选地，所述电压转电流单元包括M1晶体管、M2晶体管和M3晶体管；所述M1晶体管的栅极与该电压转电流单元对应的输入电压连接，所述M1 晶体管的漏极作为该电压转电流单元的正向输出端，所述M2晶体管的栅极与所述电流转电压模块的输出端相连，所述M2晶体管的漏极作为该电压转电流单元的负向输出端，所述电压转电流单元的M1晶体管、M2晶体管的源极与所述M3晶体管的漏极相连，所述M3晶体管作为一个电流源，其栅极与偏置电压相连，其源极与电路中的电源负极相连。

优选地，所述多路选通器模块由2N个开关构成，所述电压转电流模块中第1，2，3……N个电压转电流单元的正向输出端分别与所述多路选通器模块中第1，3，5……2N-1个开关的一端相连，所述电压转电流模块中第1， 2，3……N个电压转电流单元的负向输出端分别与所述多路选通器模块中第 2，4，6……2N个开关的一端相连。

优选地，所述2N个开关中第1，3，5……2N-1个开关的另一端相互连接并且与所述电流转电压模块的一个输入端相连，第2，4，6……2N个开关的另一端相互连接并且与所述电流转电压模块的另一个输入端相连。