[发明专利]一种多输入高速CMOS缓冲器电路

权利要求书

1.一种多输入高速CMOS缓冲器电路，其特征在于，包括电压转电流模块、多路选通器模块和电流转电压模块，所述多路选通器模块的两侧分别连接所述电压转电流模块的一侧和所述电流转电压模块的一侧，并且所述电压转电流模块的另一侧用于输入电压，所述电流转电压模块的另一侧用于输出电压；所述电压转电流模块用于将多路输入电压转换为电流信号；所述多路选通器模块用于连通所述电压转电流模块和电流转电压模块；所述电流转电压模块将电流信号转换为电压信号并输出；所述电流转电压模块包括M4晶体管、M5晶体管、M6晶体管、M7晶体管、M8晶体管、M9晶体管、M10晶体管、M11晶体管；所述M4晶体管、M5晶体管的栅极相互连接，所述M6晶体管、M7晶体管的栅极相互连接，所述M8晶体管、M9晶体管的栅极相互连接，所述M10晶体管、M11晶体管的栅极相互连接；所述M4晶体管的漏极与所述M6晶体管的源极相连于同一节点，该节点为所述电流转电压模块的正向输入端，所述M5晶体管的漏极与所述M7晶体管的源极相连于同一节点，该节点为所述电流转电压模块的负向输入端，所述M8晶体管的漏极、所述M6晶体管的漏极、所述M10晶体管的栅极、所述M11晶体管的栅极相互连接于同一节点；所述M9晶体管的漏极与所述M7晶体管的漏极相连于同一节点，该节点为所述电流转电压模块的输出端；所述M10晶体管的漏极与所述M8晶体管的源极相连，所述M11晶体管的漏极与所述M9晶体管的源极相连；所述M4晶体管、M5晶体管的源极与电路中的电源正极相连；所述M10晶体管、M11晶体管的源极与电路中的电源负极相连。

2.根据权利要求1所述的一种多输入高速CMOS缓冲器电路，其特征在于，所述电压转电流模块由N个相同的电压转电流单元组成，所述N个电压转电流单元的输入电压分别对应N个输入电压；N为大于等于2的整数。

3.根据权利要求2所述的一种多输入高速CMOS缓冲器电路，其特征在于，所述电压转电流单元包括M1晶体管、M2晶体管和M3晶体管；所述M1晶体管的栅极与所述电压转电流单元对应的输入电压连接，所述M1晶体管的漏极作为所述电压转电流单元的正向输出端，所述M2晶体管的栅极与所述电流转电压模块的输出端相连，所述M2晶体管的漏极作为所述电压转电流单元的负向输出端，所述电压转电流单元的M1晶体管、M2晶体管的源极与所述M3晶体管的漏极相连，所述M3晶体管作为一个电流源，其栅极与偏置电压相连，其源极与电路中的电源负极相连。

4.根据权利要求3所述的一种多输入高速CMOS缓冲器电路，其特征在于，所述多路选通器模块由2N个开关构成，所述电压转电流模块中第1，2，3……N个电压转电流单元的正向输出端分别与所述多路选通器模块中第1，3，5……2N-1个开关的一端相连，所述电压转电流模块中第1，2，3……N个电压转电流单元的负向输出端分别与所述多路选通器模块中第2，4，6……2N个开关的一端相连。

5.根据权利要求4所述的一种多输入高速CMOS缓冲器电路，其特征在于，所述2N个开关中第1，3，5……2N-1个开关的另一端相互连接并且与所述电流转电压模块的一个输入端相连，第2，4，6……2N个开关的另一端相互连接并且与所述电流转电压模块的另一个输入端相连。

6.根据权利要求1所述的一种多输入高速CMOS缓冲器电路，其特征在于，所述电流转电压模块的输出端为一种多输入高速CMOS缓冲器电路的输出端。