[发明专利]电荷域相位误差校准电路及采用该校准电路的DDS电路

说明书

本发明提供了一种电荷域相位误差校准电路及采用该校准电路的DDS。所述电荷域相位误差校准电路包括：电荷域相位误差检测放大电路、K位电荷域模数转换器、控制电路、ROM模块、SRAM模块以及第一延迟电路和第二延迟电路。所述采用电荷域相位误差校准电路的DDS包括：相位累加器、相位幅度转换器、N位电流模DAC、电荷域相位误差校准电路、时钟产生电路和模式控制电路。所述电荷域相位误差校准电路及采用该校准电路的DDS均可根据系统精度和硬件开销自动折衷选择校准精度和速度，并且具有低功耗特点。

技术领域

本发明涉及一种误差校准电路，具体来说是一种采用电荷域信号处理技术的DDS相位误差校准电路及采用该校准电路的DDS。

背景技术

直接数字频率合成技术是一种通过数字手段合成所需要的各种不同频率的信号，最后通过数字模拟转换器将其转换成模拟信号输出的技术。该技术以其特有的特点：可编程、跳频快、分辨率高、调频精度高等优点而成为当今频率合成技术中的主要技术之一，广泛应用于移动通讯，军用和商用雷达系统等通讯领域。

直接数字频率合成器(DDS)主要由三个模块组成：相位累加器，相位幅度转换器和数模转换器(DAC)。整个DDS系统通常有两个输入量：参考时钟fs和频率控制字X。相位累加器在时钟的控制下，在每一个时钟脉冲输入时，不断对频率控制字进行线性相位累加。相位累加器输出的数据就是合成信号的相位，相位累加器的输出频率也就是直接数字频率合成器输出的信号频率。截取累加器输出的相位值输入相位幅度转换器,经运算转换输出与该相位值相对应的数字化幅度值。通过数模转换器将数字量转变成模拟量，再经过低通滤波器平滑并滤除不需要的取样信号，输出频率纯净的正弦或余弦信号。

从DDS的工作原理我们可以看出，由于时钟非理想特性、DAC输入信号不同步、DAC内部模块时序不同步、电源以及电路设计上可能存在的信号串扰等因素的影响，会使得DAC的输出信号存在相位误差。在实际应用中，由于加工工艺的波动、工作环境的变化等，还会使DDS存在一定的相位误差存在一定的随机性，具体表现为不同DDS芯片的相位误差不尽相同。在相控雷达等要求对DDS相位误差一致性进行精确控制的应用中，DDS芯片之间相位误差不一致导致的问题将会使得DDS芯片无法满足精度要求。因此设计集成于DDS芯片内的高精度相位误差校准电路很有现实意义。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种采用电荷域信号处理技术的DDS相位误差校准电路及采用该校准电路的DDS，能够实现高精度的相位误差校准。

本发明的目的可以通过以下技术方案实现：所述的电荷域相位误差校准电路，其结构包括：电荷域相位误差检测放大电路、K位电荷域模数转换器、控制电路、ROM模块、SRAM模块以及第一延迟电路和第二延迟电路；

上述电路的连接关系为：电荷域相位误差检测放大电路的第一和第二输入端分别连接到DDS芯片内N位电流模DAC的信号输出差分端口，电荷域相位误差检测放大电路的控制输入端连接到控制电路的K位选择码输出端口，电荷域相位误差检测放大电路的差分电压输出端连接到K位电荷域模数转换器的差分电压输入端；K位电荷域模数转换器的K位量化码输出到控制电路的误差输入端口；控制电路的ROM控制端口输出控制信号给ROM模块，控制电路的SRAM控制端口输出控制信号给SRAM模块，控制电路的第一K位延迟码输出端连接到第一延迟电路的第二输入端口，控制电路的第二K位延迟码输出端连接到第二延迟电路的第二输入端口，控制电路的校准控制信号Ctrl输出端口同时连接到电荷域相位误差检测放大电路、K位电荷域模数转换器、第一延迟电路以及第二延迟电路的校准控制信号Ctrl输入端口；第一延迟电路的第一输入端口连接ROM模块的第一N位校准码输出端，第一延迟电路的第三输入端口连接X位相位控制输入码，第一延迟电路的输出端口将X位转换码输出到DDS芯片内的相位幅度转换器；第二延迟电路的第一输入端口连接ROM模块的第二N位校准码输出端，第二延迟电路的第三输入端口连接N位幅度控制输入码，第二延迟电路的输出端口将N位转换码输出到DDS芯片内的N位电流模DAC；其中，X和N均为任意的正整数，K为不大于N的正整数。