[发明专利]存储装置、存储器IC及向存储器IC写入的写入处理方法

说明书

本申请享有以日本专利申请2016-165867号(申请日：2016年8月26日)为在先申请的优先权。本申请通过参照该在先申请而包括在先申请的全部内容。

技术领域

本发明的实施方式涉及存储装置、存储器IC以及向存储器IC写入的写入处理方法。

背景技术

近年来，存储装置具备在主电源意外地发生了异常的情况下保护未写入数据的掉电保护(Power Loss Protect：PLP)功能。存储装置通过该PLP功能，在主电源发生了异常的情况下，将暂时存储在易失性存储器中且未被非易失化的写入数据(未写入数据)和该未写入数据的管理信息退避到非易失性存储器。存储装置在主电源恢复时，基于已退避到非易失性存储器中的未写入数据的管理信息，能够将已退避到非易失性存储器中的未写入数据复原到原来的易失性存储器中。即，即使在主电源发生了异常的情况下，通过将未写入数据以及未写入数据的管理信息退避到非易失性存储器，存储装置也能够防止未写入数据的丢失。

对于非易失性存储器，通常而言，由于对非易失性存储器的一部分存储区域多次反复进行数据的编程(写入)以及擦除，该存储区域所包含的存储器单元会衰竭。因此，在非易失性存储器中，随着对一部分存储区域的写入次数增多，向该存储区域写入数据所需的时间会变长，即，向该存储区域写入数据的写入速度比存储器单元未衰竭的状态的写入速度慢。如此，由于向一部分存储区域的写入速度变慢，非易失性存储器可能会发生在一定时间内无法将一定的数据容量的数据写入该存储区域等的错误。

发明内容

本发明的实施方式提供能够提高数据保障的可靠性的存储装置、存储器IC以及向存储器IC写入的写入处理方法。

本实施方式涉及的存储装置，具备：存储器IC和控制器，所述存储器IC具有用于存储数据的存储区域，并具备电路，该电路测定向所述存储区域写入所述数据所需的写入时间，并对测定出的所述写入时间与写入时间的阈值进行比较，所述控制器基于所述存储器IC的比较结果，禁止向被判定为测定出的所述写入时间比所述阈值长的存储区域写入数据。

附图说明

图1是表示实施方式涉及的存储装置的构成的框图。

图2是表示实施方式涉及的非易失性存储器的一例的示意图。

图3是表示判定对实施方式涉及的存储器单元部写入数据的写入速度的构成图的一例的图

图4的(a)是表示在基准信号的信号电平从高(High)变为低(Low)的定时写入信号的信号电平为低的情况下的时序图的一例的图，(b)是表示在基准信号的信号电平从高变为低的定时写入信号的信号电平为高的情况下的时序图的一例的图。

图5是表示与向存储器单元部的一个存储区域写入的写入次数对应的写入速度的一例的图。

图6是表示向实施方式的存储装置的非易失性存储器进行写入的写入处理的一例的流程图。

图7是表示变形例涉及的存储装置所具备的非易失性存储器的存储区域是否能够使用的判定处理的一例的流程图。

图8是表示第2实施方式涉及的存储装置的构成的框图。

具体实施方式

以下，参照附图对实施方式进行说明。

(第1实施方式)

图1是表示第1实施方式涉及的存储装置1的构成的框图。

本实施方式的存储装置1是磁盘装置，例如是硬盘驱动器(hard disk drive(HDD))。存储装置1具备后述的头盘组件(head-disk assembly：HDA)、驱动器IC 20、头放大器集成电路(以下，头放大器IC)30、易失性存储器70、缓冲存储器(缓冲器)80、非易失性存储器90和作为单芯片集成电路的系统控制器130。另外，存储装置1与主机系统(主机)100连接。

HDA具有磁盘(以下，盘)10、主轴马达(SPM)12、搭载有头15的臂13、和音圈马达(VCM)14。盘10通过主轴马达12进行旋转。臂13以及VCM14构成致动器。致动器通过VCM14的驱动，将搭载于臂13的头15移动控制到盘10上的预定位置。盘10以及头15也可以设置有2个以上的数量。

在盘10的数据区域，分配有能够供用户利用的存储区域10a和写入系统管理所需的信息的系统区域10b。

头15以滑块作为主体，具备安装于该滑块的写入头15W以及读取头15R。读取头15R读取盘10上的数据磁道上所存储的数据。写入头15W向盘10上写入数据。