[发明专利]一种中型PLC系统

说明书

[技术领域]

本发明涉及可编程逻辑控制器，尤其涉及一种中型PLC系统。

[背景技术]

随着电子技术、计算机技术、通信网络控制技术和工业自动化控制技术的飞速发展和日益普及，在工业控制系统领域中，诞生于上世纪60年代的可编程逻辑控制器(PLC)的功能日益强大，已经由传统的单机PLC控制/网络通信朝向网络化大规模PLC系统发展，在轨道交通、石化等领域已出现万点以上大规模PLC系统的应用需求。

中型PLC除了具有基本运算能力，即逻辑运算、定时、计数、移位等功能，一般还具有整数及浮点运算、数制转换、PID调节、中断控制及联网功能，可用于复杂的逻辑运算及闭环控制场合。部分中型PLC还可以进行矩阵运算和函数运算，完成数据管理工作，具有较强的数据处理、模拟调节、特殊功能函数运算、监视、记录、打印、通信联网、中断控制、智能控制和远程控制等功能，可以和其他计算机构成分布式生产过程综合控制管理系统。

由于中型PLC系统对CPU的运算速度，总线带宽的数据吞吐量，中断响应时延，任务调度周期等关键指标都有苛刻的要求，普通的嵌入式系统的解决方案难以胜任。中型PLC系统除了要求极高的串行数据运算能力，由于系统带宽较高，单周期内的数据吞吐量极高，因此对并行处理能力要求较高。

通常情况下，中型PLC系统都采用分立的多处理器协同工作，运算、指令执行、通信任务处理、运动控制、扩展模块管理等任务分别由不同的处理器负责，多处理器之间的通信开销较大，系统硬件和软件的复杂度均很高。

传统的中型PLC系统存在以下缺点：

由于普通处理器的串行运算特性，传统的单处理器架构难以同时满足高速运算、高带宽、快速响应中断、任务切换及时、扩展定时刷新、精准运动控制等多项严苛需求；

多处理器架构处理器与处理器之间的连接信号非常多，硬件电路设计非常复杂，硬件可靠性大大降低；

多处理器架构处理器与处理器之间的通信开销很大，处理器之间的通信带宽有限，难以满足需求；系统的有效运算载荷较低，并且软件设计非常复杂，系统可靠性大大降低；

硬件系统很难承载工业领域比较流行的通信协议，特别是EtherCat等高吞吐量、通信延时极小的工业以太网通信。

[发明内容]

本发明要解决的技术问题是提供一种系统功耗低、系统性能好、开发周期短，产品成本低的中型PLC系统。

为了解决上述技术问题，本发明采用的技术方案是，一种中型PLC系统，包括处理器，处理器包括第一CPU、第二CPU和FPGA，第一CPU运行Linux系统软件，管理外设、处理通信数据和与上位机交互；第二CPU中运行PLC软件系统，执行PLC用户程序、管理扩展模块和进行运动控制轨迹规划；FPGA负责运动控制指令执行、本地IO管理、扩展总线管理和EtherCat协议解析。

以上所述的中型PLC系统，第一CPU与第二CPU之间通过128位宽的高速AXI总线互联。

以上所述的中型PLC系统，包括以太网接口、USB接口、RS485接口、SD卡接口、高速IO接口和CAN接口，以太网接口、USB接口、RS485接口、SD卡接口、高速IO接口和CAN接口接第一CPU。

以上所述的中型PLC系统，包括DDR3存储器和Qspi Flsh存储器，DDR3存储器挂接在Altera SoC处理器的DDR控制器下，作为第一CPU和第二CPU执行代码和数据存储器，同时作为第一CPU与第二CPU交互数据的缓存区；Qspi Flash存储器挂接在Altera SoC处理器的Flash控制器下，用来存储所有的系统软件，系统上电后系统引导程序自动从Qspi Flash存储器中加载系统软件。

以上所述的中型PLC系统，FPGA包括运动控制模块、扩展总线协议解析模块、通信协议解析模块、IO接口模块和CPU接口模块；运动控制模块接收第二CPU下发的运动轨迹和速度、加速度、加加速度和轴间插补关系数据，进行运动速度、运动轨迹的精确规划，并控制多个轴同时单步或协同运动，反馈定位轴当前的运动状态，进行异常处理；扩展总线协议解析模块在系统上电时通过扩展总线对扩展模块编址，然后在收到第二CPU的配置信息后依次配置各个扩展模块的配置区使其正常工作，配置完成后就按周期刷新扩展模块工作区的数据，将扩展模块的最新状态存放在FPGA内的RAM缓存区中供第二CPU读取；IO接口模块管理处理器的本地IO接口，进行输入输出滤波，或者向第二CPU发起中断；CPU接口模块负责FPGA与第一CPU、第二CPU的数据交互、外设共享管理。