[发明专利]半导体器件

说明书

根据本发明构思的示例实施方式的半导体器件可以包括：衬底；垂直于衬底的上表面延伸的源/漏区；在衬底上并且彼此分离的多个纳米片；以及在衬底上的栅电极和栅绝缘层。纳米片限定在源/漏区之间在第一方向上延伸的沟道区。栅电极围绕纳米片并且在交叉第一方向的第二方向上延伸。栅绝缘层在纳米片和栅电极之间。栅电极在第一方向上的长度可以大于纳米片中的相邻纳米片之间的间隔。

技术领域

本公开涉及半导体器件。

背景技术

半导体器件是电子工业中的重要元件。用于存储数据的存储器件、用于处理数据的处理器等可以由半导体器件提供。近期，已经进行了旨在改善半导体器件的集成度并且减小其功耗的许多研究。此外，已经执行了旨在开发具有三维结构的半导体器件从而减少由半导体器件中包括的半导体元件的尺寸上的减小所引起的限制的各种研究。

发明内容

本公开涉及限制(和/或防止)在制造工艺中在多个沟道区之间形成空隙的半导体器件。

根据本发明构思的示例实施方式，一种半导体器件可以包括：衬底、在衬底上的源/漏区、在源/漏区之间的衬底上的多个纳米片、在衬底上并且围绕多个纳米片的栅电极、以及在所述多个纳米片和栅电极之间的衬底上的栅绝缘层。源/漏区垂直于衬底的上表面延伸。所述多个纳米片彼此分离。所述多个纳米片限定在第一方向上延伸的沟道区。栅电极在交叉第一方向的第二方向上延伸。栅电极在第一方向上的长度可以大于所述多个纳米片中的相邻纳米片之间的间隔。

根据本发明构思的示例实施方式，一种半导体器件可以包括：衬底、在衬底上并且在第一方向上延伸的多个纳米片、以及掩埋所述多个纳米片的在衬底上的栅电极。栅电极包括在所述多个纳米片之间的第一区域和围绕第一区域的第二区域。第一区域和第二区域具有彼此不同的堆叠结构。

根据本发明构思的示例实施方式，一种半导体器件可以包括：衬底、在衬底上的源/漏区、在衬底上的多个纳米片、围绕所述多个纳米片的在衬底上的栅绝缘层、以及在衬底上并且掩埋所述多个纳米片的栅电极。源/漏区垂直于衬底的上表面延伸。所述多个纳米片在衬底的上表面上方沿第一方向延伸并且连接到源/漏区。所述多个纳米片在垂直于衬底的上表面的方向上彼此分离。栅电极包括在所述多个纳米片之间的第一区域和围绕第一区域的第二区域。第一区域中包括的金属层的数目小于第二区域中包括的金属层的数目。栅电极的长度大于或等于所述多个纳米片中的相邻纳米片之间的间隔的约1.2倍。

根据本发明构思的示例实施方式，一种半导体器件包括：在第一方向上彼此间隔开的一对源/漏区、在该对源漏区之间的多个纳米片、栅电极、以及栅绝缘层。该对源/漏区包括彼此面对的侧壁。所述多个纳米片沿该对源/漏区的侧壁彼此间隔开。所述多个纳米片包括半导体材料。栅电极包括在所述多个纳米片之间延伸的第一区域和在所述多个纳米片中的最上一个纳米片上的第二区域。第一区域被连接到第二区域。栅绝缘层在栅电极和所述多个纳米片之间。栅绝缘层在栅电极和该对源/漏区之间延伸。

附图说明

从结合附图的以下详细描述，本发明构思的以上及其它方面和特征将被更清楚地理解，其中：

图1是根据本发明构思的示例实施方式的半导体器件的示意性平面图；

图2是根据本发明构思的示例实施方式的半导体器件的一部分的透视图；

图3是沿图2所示的半导体器件的线III-III'截取的截面图；

图4是图3所示的半导体器件的区域A的放大图；

图5是沿图2所示的半导体器件的线V-V'截取的截面图；

图6是沿图2所示的半导体器件的线VI-VI'截取的截面图；

图7是根据本发明构思的示例实施方式的半导体器件的一部分的透视图；