[发明专利]一种FPGA中双端口SRAM阵列的内建自测和修复系统及其方法

说明书

本发明公开了一种FPGA中双端口SRAM阵列的内建自测和修复系统，包含：检测模块，用于获取内建自测过程的开始信号；自测试模块，包含：测试波形产生单元，用于产生不同的测试波形及读写控制信号；故障检测单元，用于比较从SRAM阵列的端口中读出的数据与预期数据，若不一致，则产生故障指示信号；存储单元，用于记录读出的数据、预期数据以及读出的数据与预期数据的对比结果；切换单元，用于切换测试的端口；还包含自修复模块，用于根据故障指示信号及对比结果对SRAM阵列进行修复。本发明还公开了一种内建自测和修复方法。本发明将双端口SRAM阵列配置成A端口写B端口读或者B端口写A端口读来测试，保证测试故障覆盖率高，并且测试和修复的效率高。

技术领域

本发明涉及可编程逻辑设备技术领域，具体涉及一种FPGA中双端口SRAM阵列的内建自测和修复系统及其方法。

背景技术

在深亚微米下，静态随机存取存储器（Static Random Access Memory，SRAM）容易受到工艺波动的影响，所以对于SRAM电路一般都需要增加一个内建自测和修复电路，从而提高芯片良率。另外，对于双端口SRAM阵列（SRAM阵列中有若干个SRAM单元，每个SRAM单元有A、B两个读写端口）存在两个端口同时访问共用SRAM单元的情况，这时读写比单端读写容易出错，所以测试不能简单的将A端口和B端口分开测试，而是将A端口配置成A写B读或者B写A读来测试，保证测试的覆盖率。

现场可编程门阵列（Field－Programmable Gate Array，FPGA）的应用非常广泛，通过下载位流至FPGA中内置的SRAM阵列来控制逻辑单元和互联单元的功能，另外，还能从FPGA的SRAM中回读出位流。

有些FPGA中会增加一些特殊的逻辑单元，比如大量的SRAM存储块等。随着FPGA的容量做的越来越大，SRAM存储块越来越大，还有最小特征尺寸越来越小，这些都增加了FPGA对工艺缺陷的敏感性。所以有必要提出一种降低这种敏感性的方法。

公开号为US7216277B1的专利文献公开了一种自我修复冗余内存块的可编程逻辑设备（SELF-REPAIRING REDUNDANCY FOR MEMORY BLOCKS IN PROGRAMMABLE LOGICDEVICES），提出一种FPGA中SRAM存储块的内建自测和修复方法，它主要解决的问题是：申请日以前，FPGA中普遍使用熔丝、非挥发性存储单元（如EEPROM或FLASH等单元）来存储测试结果，从而选择相应冗余列进行修复，这就增加了制造成本和复杂性，而且只能做一次出厂测试，然后将修复后的芯片交到用户手中，如果用户使用中某些SRAM出现故障，这就不能测试和修复。然而该方法中并没有涉及双端口SRAM阵列的测试，在一个端口写，另一个端口读时，在两个端口同时读SRAM单元时，在通常的SRAM电路中，这时四个读取管均导通，容易受到外界干扰，此时的读稳定性会变差，所以在内建自测时，需要将这种情况考虑进去。另外，对FPGA内所有的内存块都需要内建自测和修复，这就需要一种机制，保证最有效率的完成内建自测和修复。

发明内容

本发明的目的在于提供一种FPGA中双端口SRAM阵列的内建自测和修复系统及其方法，将双端口SRAM阵列配置成A端口写B端口读或者B端口写A端口读来测试，保证测试故障覆盖率高，并且测试和修复的效率高。

为了达到上述目的，本发明通过以下技术方案实现：一种FPGA中双端口SRAM阵列的内建自测和修复系统，其特点是，包含：

检测模块，用于获取内建自测过程的开始信号；

自测试模块，所述的自测试模块内包含：

测试波形产生单元，与所述的检测模块连接，用于根据内建自测过程的开始信号以产生不同的测试波形及读写控制信号；

故障检测单元，与所述的测试波形产生单元连接，用于比较从SRAM阵列的端口中读出的数据与预期数据，若不一致，则产生故障指示信号；