[发明专利]一种FPGA中双端口SRAM阵列的内建自测和修复系统及其方法

权利要求书

1.一种FPGA中双端口SRAM阵列的内建自测和修复方法，其特征在于，用于对单个SRAM阵列进行内建自测和修复，该内建自测和修复方法包含内建自测子过程和自修复子过程：

内建自测子过程：当检测到启动冗余修复信号有效及前一级SRAM阵列完成内建自测子过程测试的指示信号为无效时，进入内建自测子过程；

步骤S102：当检测到前一级SRAM阵列完成内建自测子过程测试的指示信号为有效时，根据第一测试波形对SRAM阵列的A端口写入第一测试波形格式数据；

步骤S104：当检测到A端口的写指针计数达到预设值时，分别从SRAM阵列的A端口和B端口读取数据，并将读取的数据与预期数据进行比较，若不一致，则产生故障指示信号；

步骤S106：当检测到A端口的读指针计数和B端口的读指针计数均达到预设值时，将A端口的读、写指针和B端口的读、写指针复位，根据第二测试波形执行步骤S102和步骤S104；

步骤S108：当检测到A端口的读指针计数和B端口的读指针计数均达到预设值时，对SRAM阵列的B端口执行步骤S102、步骤S104及步骤S106；

自修复子过程：当检测到A端口的读指针计数和B端口的读指针计数均达到预设值时，将完成内建自测子过程测试的指示信号置为有效，若启动冗余修复信号无效，则转入内建自测子过程，并且根据故障指示信号，对SRAM阵列进行自修复，同时将完成内建自测子过程测试的指示信号置为无效。

2.如权利要求1所述的内建自测和修复方法，其特征在于，所述的第一测试波形为正棋盘格格式；所述的第二测试波形为反棋盘格格式。

3.如权利要求1所述的内建自测和修复方法，其特征在于，所述的预设值为511。

4.如权利要求1所述的内建自测和修复方法，其特征在于，所述的内建自测和修复方法用于SRAM单元的固定0故障、固定1故障集桥接故障的测试。

5.一种FPGA中双端口SRAM阵列的内建自测和修复系统，其用于实现如权利要求1-4中任一项所述的内建自测和修复方法，其特征在于，包含：

检测模块，用于获取内建自测过程的开始信号；

自测试模块，所述的自测试模块内包含：

测试波形产生单元，与所述的检测模块连接，用于根据内建自测过程的开始信号以产生不同的测试波形及读写控制信号；

故障检测单元，与所述的测试波形产生单元连接，用于比较从SRAM阵列的端口中读出的数据与预期数据，若不一致，则产生故障指示信号；

存储单元，与所述的故障检测单元连接，用于记录从SRAM阵列的端口中读出的数据、预期数据以及读出的数据与预期数据的对比结果；

切换单元，与所述的测试波形产生单元连接，用于切换测试的端口；

所述的内建自测和修复系统还包含自修复模块，分别与所述的故障检测单元及存储单元连接，用于根据故障指示信号及读出的数据与预期数据的对比结果对SRAM阵列进行修复。

6.一种FPGA中双端口SRAM全阵列的内建自测和修复方法，其特征在于，用于对FPGA中所有SRAM阵列进行内建自测和修复，该内建自测和修复方法包含如权利要求1-4中任意一项所述的内建自测子过程和自修复子过程：

检测到全局信号为有效时，进入内建自测子过程；

依次完成FPGA中所有SRAM阵列的内建自测子过程和自修复子过程，当最后一级SRAM阵列的完成内建自测子过程测试的指示信号为有效后，将全局信号复位为0，同时将FPGA中所有SRAM阵列的完成内建自测子过程测试的指示信号复位为无效。

7.如权利要求6所述的内建自测和修复方法，其特征在于，所述的内建自测子过程按帧地址依次启动测试。

8.一种FPGA中双端口SRAM阵列的内建自测和修复系统，其用于实现如权利要求7所述的FPGA中双端口SRAM全阵列的内建自测和修复方法，其特征在于，包含：

检测模块，用于获取内建自测过程的开始信号；

自测试模块，所述的自测试模块内包含：

测试波形产生单元，与所述的检测模块连接，用于根据内建自测过程的开始信号以产生不同的测试波形及读写控制信号；

故障检测单元，与所述的测试波形产生单元连接，用于比较从SRAM阵列的端口中读出的数据与预期数据，若不一致，则产生故障指示信号；

存储单元，与所述的故障检测单元连接，用于记录从SRAM阵列的端口中读出的数据、预期数据以及读出的数据与预期数据的对比结果；

切换单元，与所述的测试波形产生单元连接，用于切换测试的端口；

所述的内建自测和修复系统还包含自修复模块，分别与所述的故障检测单元及存储单元连接，用于根据故障指示信号及读出的数据与预期数据的对比结果对SRAM阵列进行修复。