[发明专利]感测放大器和闩锁方案

说明书

本发明公开感测放大器和闩锁方案，具体提供数种用于电路的方法。该电路包括含有多个晶体管的感测放大器电路，该多个晶体管用感测放大器致能信号致能以输出第一输出数据线真值信号及第二输出数据线互补信号至闩锁电路，以及该闩锁电路包括用该第一输出数据线真值信号主动驱动的主要驱动器与用第二输出数据线互补信号主动驱动的次要驱动器，使得该闩锁电路输出读取全域数据线。

技术领域

本揭示内容有关于一种感测放大器和闩锁方案，且更特别的是，有关于一种会加快内存访问时间的感测放大器和闩锁方案。

背景技术

在内存中，感测放大器为在半导体内存芯片上构成电路的元件之一。感测放大器为在读取内存的数据时使用的读取电路之一部份。感测放大器感测来自位线表示存入记忆单元的数据位(1或0)的低功率信号，以及将小电压摆幅放大为可识别逻辑位准，藉此可用在内存外的逻辑而正确地解释数据。

在静态随机访问内存(SRAM)操作中，为了读取特定记忆单元的位，打开在特定记忆单元的横列上的字线，这会激活横列中的所有单元。然后，将该特定记忆单元的储值(0或1)送到与该特定记忆单元关连的位线。该感测放大器在两个互补位线的末端将小电压放大为正常逻辑位准。然后，由特定记忆单元的感测放大器闩锁来自所欲单元的位于缓冲器中，然后放上输出总线。

在动态随机访问内存(DRAM)操作中，感测放大器操作与SRAM类似，但是执行额外的功能。具体言之，DRAM芯片中的数据是以电荷储存于记忆单元的微小电容器中。读取操作耗尽单元中的电荷而销毁数据，因此在读出数据后，感测放大器必须通过施加电压至单元来立即写回(亦即，内存刷新)。

在感测放大器及闩锁方案中，只有感测放大器的一个输出用来主动驱动闩锁。感测放大器的另一输出保持预充电且仍未利用(亦即，不用来驱动闩锁)。习知设计的闩锁通常为SR NOR闩锁。在此配置中，大量的复杂堆迭栅极减缓效能。

另一种感测放大器及闩锁方案系使用堆迭反相器闩锁而不是SR NOR闩锁。这减少复杂堆迭栅极的个数而改善效能。不过，在此种设计中，感测放大器仍然只有一个输出用来主动驱动闩锁；感测放大器的另一输出保持预充电且仍未利用(亦即，不用来驱动闩锁)。

发明内容

在本揭示内容的第一态样中，一种电路包括含有多个晶体管的感测放大器电路，该多个晶体管用感测放大器致能信号致能以输出第一输出数据线真值信号及第二输出数据线互补信号至闩锁电路，以及该闩锁电路包括用该第一输出数据线真值信号主动驱动的主要驱动器与用第二输出数据线互补信号主动驱动的次要驱动器，使得该闩锁电路输出读取全域数据线。

在本揭示内容的另一态样中，一种电路包括含有多个晶体管的感测放大器电路，该多个晶体管用感测放大器致能信号致能以输出第一输出数据线真值信号及第二输出数据线互补信号至闩锁电路，以及该闩锁电路包括用该第一输出数据线真值信号主动驱动的PMOS上拉装置(pull-up device)及一NMOS下拉装置(pull-down device)，以及用该第二输出数据线互补信号主动驱动的NMOS上拉装置及PMOS下拉装置，使得该闩锁电路输出读取全域数据线。

在本揭示内容的另一态样中，一种方法，其包含下列步骤：致能感测放大器电路以输出第一输出数据线真值信号及第二输出数据线互补信号至闩锁电路，用该第一输出数据线真值信号主动驱动该闩锁电路的主要驱动器，用该第二输出数据线互补信号主动驱动该闩锁电路的次要驱动器，以及基于正被主动驱动的该主要驱动器及该次要驱动器来输出读取全域数据线。

附图说明

以下在【实施方式】中用本揭示内容的示范具体实施例的非限定性实施例参考多个附图描述本揭示内容。

图1显示根据本揭示内容的数个态样的感测放大器及闩锁的示意图。

图2为图1的感测放大器及闩锁的时序图。

具体实施方式