[发明专利]一种LCD阵列基板、LCD面板及LCD像素电路

说明书

本发明公开了一种LCD阵列基板、LCD面板及LCD像素电路,所述LCD阵列基板包括：基板、形成在基板的多条栅极线及数据线，所述栅极线与所述数据线交叉设置形成多个像素单元，每一像素单元内形成有像素电极，第一薄膜晶体管，还包括由栅极线控制的连接开关，控制所述连接开关导通，实现将所在像素单元的位于同一列、上一行像素单元的像素电极与位于同一列、下一行像素单元的像素电极之间的电连接。本发明中，通过为每一像素单元增设一连接开关，将当前一行像素单元的上一行的像素电极与下一行的像素电极连接起来增大电容，进而降低馈通电压，降低残像风险。

技术领域

本发明涉及液晶显示领域，特别是涉及一种LCD阵列基板、LCD面板及LCD像素电路。

背景技术

LCD(Liquid Crystal Display，液晶显示器)是利用夹在液晶分子上电场强度的变化，改变液晶分子的取向控制透光的强弱来显示图像。目前，液晶显示器由于其具有的重量轻、体积小、厚度薄的特点，已广泛地被用在各种大中小尺寸的终端显示设备中。LCD主要由对盒的阵列基板及彩膜基板构成，阵列基板上形成有栅极线、数据线、像素电极和薄膜晶体管，每个像素电极由薄膜晶体管控制，当薄膜晶体管打开时，像素电极在打开时间内充电，薄膜晶体管关断后，像素电极电压维持到下一次扫描时重新充电。

由于薄膜晶体管的电压耦合作用，在栅极信号由高电位变低的瞬间，像素充电电压会发生电压差ΔV的变化，ΔV即为feed through(馈通)电压，通常上讲，馈通现象是液晶面板经常会遇到的问题，馈通的存在会造成正极性帧与负极性帧亮度差异，导致面板有很大的闪烁(flicker)，增加出现残像(image sticking)的风险，所以在设计层面要极力降低馈通电压。馈通对像素电极电位的影响可以参照ΔV＝(V_off–V_on)·C_gs/C_total，其中V_off及V_on是扫面线的关闭电压和开启电压如图1、C_total为像素电极的其他电压，一般包含三个电容，C_total＝C_gs(TFT的寄生电容)+Cst(存储电容)+C_lc(液晶电容)。从上述公式中可以看出，减小Cgs或者增大C_total可以降低ΔV的数值。一般都是通过增加C_st的手段来来减小馈通电压，Cst越大电压耦合量越小，但是Cst通常会受到开口率等条件的限制而不能做的过大。

因此，现有技术存在缺陷，急需改进。

发明内容

本发明的目的在于提供一种LCD阵列基板、LCD面板及LCD像素电路，旨在解决现有技术中的馈通电压影响显示品质的问题。

为解决上述问题，本发明提供的技术方案如下：

本发明提供一种LCD阵列基板，包括：基板、形成在基板的多条栅极线及数据线，所述栅极线与所述数据线交叉设置形成多个像素单元，每一像素单元内形成有像素电极，第一薄膜晶体管，还包括由栅极线控制的连接开关，所述连接开关设置在所在像素单元的位于同一列、上一行像素单元的像素电极与位于同一列、下一行像素单元的像素电极之间，控制所述连接开关导通，实现将所在像素单元的位于同一列、上一行像素单元的像素电极与位于同一列、下一行像素单元的像素电极之间的电连接。

在本发明的LCD阵列基板中，所述连接开关为第二薄膜晶体管，所述第二薄膜晶体管的栅极与所在的像素单元的栅极线连接、源极与位于同一列、上一行的像素单元的像素电极连接、漏极与位于同一列、下一行的像素单元的像素电极连接。

在本发明的LCD阵列基板中，每一像素单元内还设置有金属走线，所述第二薄膜晶体管的源极通过所述金属走线与位于同一列、下一行的像素单元的像素电极连接，漏极通过所述金属走线与位于同一列、下一行的像素单元的像素电极连接。