[发明专利]一种LCD阵列基板、LCD面板及LCD像素电路有效
申请号: | 201710082276.2 | 申请日: | 2017-02-15 |
公开(公告)号: | CN106707647B | 公开(公告)日: | 2019-02-26 |
发明(设计)人: | 安立扬 | 申请(专利权)人: | 深圳市华星光电技术有限公司 |
主分类号: | G02F1/1362 | 分类号: | G02F1/1362;G02F1/1368;G02F1/133 |
代理公司: | 深圳翼盛智成知识产权事务所(普通合伙) 44300 | 代理人: | 黄威 |
地址: | 518132 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 lcd 阵列 面板 像素 电路 | ||
1.一种LCD阵列基板,包括:基板、形成在基板的多条纵横相交的栅极线及数据线,所述栅极线与所述数据线交叉设置形成多个像素单元,每一像素单元内形成有像素电极,第一薄膜晶体管,其特征在于,还包括:由栅极线控制的连接开关,所述连接开关设置在所在像素单元的位于同一列、上一行像素单元的像素电极与位于同一列、下一行像素单元的像素电极之间,控制所述连接开关导通,将所在像素单元的位于同一列、上一行像素单元的像素电极与位于同一列、下一行像素单元的像素电极之间的电连接。
2.根据权利要求1所述的LCD阵列基板,其特征在于,所述连接开关为第二薄膜晶体管,所述第二薄膜晶体管的栅极与所在的像素单元的栅极线连接、源极与位于同一列、上一行的像素单元的像素电极连接、漏极与位于同一列、下一行的像素单元的像素电极连接。
3.根据权利要求2所述的LCD阵列基板,其特征在于,每一像素单元内还设置有金属走线,所述第二薄膜晶体管的源极通过所述金属走线与位于同一列、下一行的像素单元的像素电极连接,漏极通过所述金属走线与位于同一列、下一行的像素单元的像素电极连接。
4.根据权利要求3所述的LCD阵列基板,其特征在于,所述金属走线为ITO走线,所述ITO走线与像素电极同层设置。
5.根据权利要求3所述的LCD阵列基板,其特征在于,所述像素单元还包括M2金属层,所述金属走线为M2金属走线,所述金属走线与所述M2金属层同层设置。
6.一种LCD面板,其特征在于,包括彩膜基板、液晶层,还包括如权利要求1至5任意一项所述的LCD阵列基板,所述彩膜基板与所述LCD阵列基板对盒设置,所述液晶层设置在所述彩膜基板与所述LCD阵列基板之间。
7.一种LCD像素电路,包括:多条栅极线、多条数据线、多条栅极线与数据线交叉设置界定的多个像素单元,每一所述像素单元包括:第一薄膜晶体管、电容,所述电容通过所述第一薄膜晶体管与数据线连接,其特征在于,所述像素单元还包括:由栅极线控制的连接开关,所述连接开关控制所在像素单元的位于同一列、上一行像素单元的第一薄膜晶体管的漏极及位于同一列、下一行像素单元的第一薄膜晶体管的漏极的连接或者断开。
8.根据权利要求7所述的像素电路,其特征在于,所述连接开关为第二薄膜晶体管,所述第二薄膜晶体管的栅极与所在的像素单元的栅极线连接、源极与位于同一列、上一行的像素单元的第一薄膜晶体管的漏极连接、漏极与位于同一列、下一行的像素单元的第一薄膜晶体管的漏极连接。
9.根据权利要求8所述的像素电路,其特征在于,当所述栅极线输入高电位时,所述第二薄膜晶体管导通,位于同一列、上一行的像素单元的第一薄膜晶体管的漏极与位于同一列、下一行的像素单元的第一薄膜晶体管的漏极连接。
10.根据权利要求7至9任意一项所述的像素电路,其特征在于,所述电容包括寄生电容、液晶电容及存储电容。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电技术有限公司,未经深圳市华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710082276.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种阵列基板和显示面板
- 下一篇:一种板材加工用传输装置