[发明专利]高速缓冲存储器及其工作方法和处理器

说明书

本发明涉及高速缓冲存储器及其工作方法和处理器。一种集关联式高速缓冲存储器，包括：排列为M个集×N个通路的存储条目的M×N的存储器阵列，其中M和N两者都是大于1的整数。在所述M个集的相互独立的P个组中的各组内，所述N个通路能够单独供电。控制器针对所述P个组中的各组，监视该组的利用趋势，并且基于所述利用趋势来在不同的时间实例期间向该组的所述N个通路中的不同数量的通路动态地提供电力。

相关申请的交叉引用

本申请要求2016年4月18日提交的标题为“DYNAMIC POWERING OF CACHE MEMORYBY WAYS WITHIN MULTIPLE SET GROUPS BASED ON UTILIZATION TRENDS”的第62/323,859号美国临时申请的优先权，其全部内容通过引用包含于此。

背景技术

处理器是执行计算机程序所指定的指令的数字装置。典型的计算机系统包括连接至系统存储器的处理器，其中该系统存储器存储程序指令和这些程序指令要处理的数据。这种系统的性能受到以下事实的妨碍：将数据从系统存储器读取到处理器中或者将数据从处理器写入系统存储器所需的时间通常比处理器执行用于处理该数据的指令所需的时间大得多。该时间差经常介于1～2个数量级。因而，处理器在等待对存储器进行读取或写入时，可能处于闲置而不进行任何操作。

然而，处理器设计人员很久以前就意识到，程序趋于对相对较小比例的数据进行相对较大比例的时间的访问，诸如频繁访问的程序变量等。具有该特征的程序被认为表现出良好的时间局部性，并且该特征的倾向被称为参考原则的局部性。为了利用该原则，现代处理器通常包括一个或多个高速缓冲存储器。高速缓冲存储器或高速缓存器相对于系统存储器大小是小型存储器，并且电气上接近处理器内核，其中该高速缓冲存储器或高速缓存器暂时存储通常驻留在计算机系统的更大且更远的存储器(诸如系统存储器等)中的数据的子集。对数据进行高速缓存是将数据存储在高速缓冲存储器的存储元件中，使得随后与从系统的更远存储器提供数据相比，可以从高速缓冲存储器更快地提供数据。

当处理器执行存储器读取指令(诸如加载或弹出指令等)时，处理器首先检查所请求的数据是否存在于高速缓存器中、即存储器读取地址在高速缓存器中是否命中(hit)。如果所请求的数据不存在于高速缓存器中、即如果存储器读取地址在高速缓冲器中未命中(miss)，则处理器通常除将数据加载到处理器的指定寄存器中外，还将该数据取指到高速缓存器中。现在由于数据存在于高速缓存器中，因此下次遇到请求相同数据的存储器读取指令时，可以将该数据从高速缓存器(而不是系统存储器)取指(fetch)到寄存器中以供处理。由于数据已存在于高速缓存器中，因此基本上可以立即执行存储器读取指令。

高速缓存器按高速缓存行(cache lines)或高速缓存块(cache blocks)存储数据。高速缓存行是在高速缓存器和系统存储器之间可以传送的数据的最小单位。高速缓存行大小的示例是64字节的数据。当存储器读取指令导致高速缓存未命中时，不是仅对该存储器读取指令所请求的数据进行取指，而是将该未命中地址所关联(implicated)的整个高速缓存行取指到高速缓存器中。结果，由于可以从高速缓存器供给数据、而不必访问系统存储器，因此可以快速地执行用于请求相同高速缓存行中的数据的后续存储器读取指令。

另外，当执行存储器写入指令(诸如存储或推入(push)指令等)时，如果存储器写入地址在高速缓存器中命中，则可以将数据立即写入高速缓存器的高速缓存行，由此使得推迟向系统存储器的数据写入。随后，通常为了为较新的高速缓存行腾出空间，高速缓存器将该高速缓存行写入系统存储器。该操作通常被称为写回操作。此外，当存储器写入地址在高速缓存器中未命中时，一些高速缓存器还分配该高速缓存器中的条目(entry)。即，高速缓存器进行该高速缓存器的条目中的旧高速缓存行的写回操作，并且将写入地址所关联的新高速缓存行从系统存储器读取到以前被旧高速缓存行占用的高速缓存条目中。该操作通常被称为写入分配操作。