[发明专利]一种抗单粒子翻转的同步复位D触发器

说明书

本发明适用于D触发器技术领域，提供了一种抗单粒子翻转的同步复位D触发器。该D触发器包括：时钟信号输入电路、复位信号输入电路、主锁存器缓冲电路、从锁存器缓冲电路、主锁存器及从锁存器，主锁存器和从锁存器均为双模冗余加固的锁存器。相较于现有技术，本发明通过在主锁存器和从锁存器前增加缓冲电路，提高了同步复位D触发器的抗单粒子翻转能力，对主锁存器和从锁存器进行双模冗余加固，即分离成互为冗余的C²MOS电路中的上拉PMOS管和下拉NMOS管，避免了从锁存器中可能由单粒子瞬态脉冲导致的反馈回路，对主锁存器和从锁存器电路中C²MOS电路进行改进，通过CMOS传输门来实现时钟信号对电路的控制，进一步提高了同步复位D触发器的抗单粒子翻转能力。

技术领域

本发明属于D触发器技术领域，尤其涉及一种抗单粒子翻转的同步复位D触发器。

背景技术

宇宙空间中存在大量高能粒子(质子、电子、重离子等)，集成电路中的时序电路受到这些高能粒子轰击后，其保持的状态有可能发生翻转，此效应称为单粒子翻转效应，单粒子轰击集成电路的LET(线性能量转移)值越高，越容易产生单粒子翻转效应。集成电路中的组合电路受到这些高能粒子轰击后，有可能产生瞬时电脉冲，此效应称为单粒子瞬态效应，单粒子轰击集成电路的LET值越高，产生的瞬时电脉冲持续时间越长，电脉冲越容易被时序电路采集。如果时序电路的状态发生错误翻转，或者单粒子瞬态效应产生的瞬时电脉冲被时序电路错误采集，都会造成集成电路工作不稳定甚至产生致命的错误，这在航天、军事领域尤为严重。因此，对集成电路进行加固从而减少单粒子翻转效应和单粒子瞬态效应越来越重要。

D触发器是集成电路中使用最多的时序单元结构之一，其对单粒子翻转的抗性决定了整个集成电路抗单粒子的能力。在有些集成电路中，需要D触发器的状态是可控的，比如能够强制D触发器输入低电平。在现有的D触发器的结构基础上增加同步复位信号输入端和同步复位电路，可以实现D触发器的同步复位结构，能通过同步复位信号来控制D触发器的同步复位功能，但这种可同步复位D触发器抗单粒子翻转能力较差，不适合应用于高可靠性的集成电路芯片。

发明内容

本发明实施例提供了一种抗单粒子翻转的同步复位D触发器，旨在解决现有技术中同步复位D触发器抗单粒子翻转能力不高的问题。

本发明实施例提供了一种抗单粒子翻转的同步复位D触发器，所述同步复位D触发器包括：

时钟信号输入电路、复位信号输入电路、主锁存器缓冲电路、从锁存器缓冲电路、主锁存器及从锁存器，所述主锁存器和所述从锁存器均为双模冗余加固的锁存器；

所述同步复位D触发器有三个输入端和两个输出端，三个所述输入端分别为时钟信号输入端CLK、复位信号输入端R和数据信号输入端D，两个所述输出端分别为第一输出端Q和第二输出端QN；

所述时钟信号输入电路分别与所述时钟信号输入端CLK、所述主锁存器和所述从锁存器连接；

所述复位信号输入电路还分别与所述复位信号输入端R、所述主锁存器连接；

所述主锁存器缓冲电路分别与所述数据信号输入端D、所述主锁存器连接；

所述从锁存器缓冲电路分别与所述主锁存器、所述从锁存器连接；

所述从锁存器还与所述第一输出端Q及所述第二输出端QN连接；

所述时钟信号输入电路有一个输入端和一个输出端，一个所述输入端为所述时钟信号输入端CLK，一个所述输出端为CLK1；

所述时钟信号输入电路由第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管组成；

所述第一PMOS管、所述第二PMOS管的衬底接电源VDD，所述第一NMOS管、所述第二NMOS管的衬底接地；