[发明专利]一种实现栅极驱动电路的系统和方法

权利要求书

1.一种实现栅极驱动电路的系统，包括：

驱动芯片，所述驱动芯片包括：

高边(high-side)控制电路，包括高边驱动管、第一PMOS开关和第二PMOS开关、以及高边延时组件；以及

低边(low-side)控制电路，包括并联连接的第一低边驱动管和第二低边驱动管，其中所述第一低边驱动管的驱动能力大于所述第二低边驱动管的驱动能力，以及低边延时组件；以及

MOS功率级，所述MOS功率级包括功率晶体管并且所述功率晶体管的栅极与所述高边控制电路和所述低边控制电路分别连接，其中所述高边延时组件的输入接收所述功率晶体管的栅极处的栅极信号并且输出连接到所述第一PMOS开关的栅极；

其中当控制所述功率晶体管开启时，首先以第二驱动信号使得所述第一低边驱动管和所述第二低边驱动管截止并且以第一驱动信号使得所述第二PMOS开关导通，在由所述高边延时组件确定的第一延迟时间之后使得所述第一PMOS开关导通，其中所述第一延迟时间是所述栅极信号从小于预定阈值变得大于预定阈值的时刻后的预定长度的时间段；并且

当控制所述功率晶体管关断时，首先以第一驱动信号使得所述高边驱动管截止并且以第二驱动信号使得所述第二低边驱动管导通，在由所述低边延时组件的输出信号确定的第二延迟时间之后使得所述第一低边驱动管导通，其中所述输出信号至少部分地基于所述功率晶体管源极处的电流检测CS信号确定；

其中所述低边延时组件包括：

电流检测CS负斜率检测单元，被配置用于CS负斜率检测以获取第一检测信号；

PWM延迟信号产生单元，被配置为接收PWM信号并且生成具有第三延迟时间的第一延迟信号和具有第四延迟时间的第二延迟信号，所述第三延迟时间不同于所述第四延迟时间；

非门，被配置为对所述第一延迟信号进行反相处理以获得反相信号；以及

上升沿D触发器，所述D触发器的输入D端接逻辑高电平，在时钟输入端接收所述第一检测信号，在复位端接所述反相信号，从而输出Q信号；以及

或门，被配置为接收所述Q信号和所述第二延迟信号，并且生成所述输出信号；

其中所述高边控制电路还包括：

第一电流源和第二电流源，分别用于提供所述第一电流和所述第二电流，并且所述第一PMOS开关和第二PMOS开关分别与所述第一电流源和所述第二电流源连接，并且其中所述第一电流源的电流幅度大于所述第二电流源的电流幅度。

2.如权利要求1所述的系统，其中所述高边控制电路还包括：

第一齐纳二极管和第二齐纳二极管，所述第一齐纳二极管与第一电容器并联；

其中当控制所述功率晶体管开启时，当所述高边驱动管的栅级控制电压达到所述第二齐纳二极管的击穿箝位电压时，所述第二电流源开始对所述第一电容器充电。

3.如权利要求2所述的系统，其中在所述第一延迟时间结束之后，以所述第一电流源和所述第二电流源来对所述第一电容器充电。

4.如权利要求2所述的系统，其中所述高边控制电路还包括并联在所述第一齐纳二极管与所述第二齐纳二极管所组成的串联电路两端的NMOS开关，其中当控制所述功率晶体管开启时，所述第一驱动信号还使得所述NMOS开关截至从而使得所述所述第二电流源对第一电容器充电。

5.如权利要求1所述的系统，其中，所述驱动芯片包括前置驱动器，所述前置驱动器包括缓冲器以及非重叠时序产生电路，所述非重叠时序产生电路被配置为基于PWM信号来生成第一驱动信号和第二驱动信号。

6.如权利要求1所述的系统，其中所述CS负斜率检测单元包括：

后级微分检测电路，包括微分电容器，第一电阻器和第二电阻器，相互匹配的一对镜像NMOS管，第二NMOS管、第三电流源和第四电流源，以及施密特反相器；以及

前级滤波器；包括第三电阻器和第二电容器；

其中所述前级滤波器与所述后级微分检测电路连接，所述一对镜像NMOS管中的一个NMOS管、所述第一电阻器、所述第三电流源串联连接，所述一对镜像NMOS管中的另一个NMOS管、所述第二电阻器、所述第四电流源串联连接，所述第二NMOS管与所述施密特反相器连接。