[发明专利]多层电路板的制造方法

说明书

提供能够一边降低多层层叠体挠曲一边以准确的探测进行电检查的多层电路板的制造方法。该方法包括如下工序：准备依次具备第1支撑体、第1剥离层和金属层的层叠片的工序；在金属层的表面交替地形成布线层和绝缘层而得到多层层叠体的工序，其中，作为最后形成的布线层的第n布线层包含第n连接焊盘；在多层层叠体的与层叠片相反侧的表面，夹着第2剥离层粘接具备开口部的第2支撑体，以使得第n连接焊盘的至少一部分位于开口部内，得到经增强的多层层叠体的工序，其中，第2剥离层被适用于第2支撑体的被粘接面的全部区域或仅被适用于一部分区域；在第1剥离层的位置将第1支撑体从经增强的多层层叠体剥离的工序；以及，使导电体与经增强的多层层叠体的第n连接焊盘接触来进行电检查的工序。

技术领域

本发明涉及多层电路板的制造方法。

背景技术

近年来，为了提高印刷电路板的安装密度而进行小型化，正在广泛进行印刷电路板的多层化。这样的多层电路板在大多便携式电子设备中出于轻量化、小型化的目的而被利用。而且，对该多层电路板要求层间绝缘层的厚度的进一步减小、及作为电路板的进一步的轻量化。

然而，薄的多层电路板操作性会随着强度降低而降低。因此，为了对薄的多层电路板进行电检查而提出了各种方法。例如，专利文献1(日本特开2008-39725号公报)中公开了如下方法：用具有开口部的平面板夹具夹持薄的印刷电路板后，使检查用探针通过开口部与检查区域的两面抵接来进行电检查。另外，专利文献2(日本特开2016-178101号公报)中公开了如下方法：在支撑体上依次形成粘接层和高电阻导电层，在高电阻导电层上形成积层布线层，然后从积层布线层的表面进行电检查。专利文献3(日本特开2016-114484号公报)中公开了如下内容：用压板和网眼板夹持电路板的端部，在工作台上配置电路板进行真空吸附，在保持该吸附状态的状态下从两面使探针抵接来进行电检查。

现有技术文献

专利文献

专利文献1：日本特开2008-39725号公报

专利文献2：日本特开2016-178101号公报

专利文献3：日本特开2016-114484号公报

专利文献4：日本特开2014-214208号公报

专利文献5：日本特开2015-170767号公报

发明内容

然而，上述的现有技术中存在各种问题。例如，专利文献1中，电路板变薄时，难以保持其自身赋予的刚性，容易发生挠曲，由于该挠曲，在用平面板夹具夹持电路板时，可能难以进行电路板相对于平面板夹具的开口部的准确定位。对于专利文献2，利用该文献中记载的方法进行的电检查仅为导通检查(连接不良的检测)，若不是在支撑体的剥离和去除高电阻导电层后则无法实施绝缘检查(布线间短路的检测)。另外，剥离后的多层层叠体成为薄的电路板，因此容易发生挠曲，依然难以进行电检查。关于专利文献3，多层层叠体较薄时，用压板按压时多层层叠体会发生挠曲，用于使探针接触的准确定位可能难以进行。

本发明人等这次得到了如下见解：在制造多层电路板时，通过使具备开口部的第2支撑体粘接于预先包含第1支撑体的多层层叠体，从而能够高精度地进行第2支撑体的开口部相对于多层层叠体表面的第n连接焊盘的定位，且通过降低挠曲而能够确保多层层叠体两面所希望的平坦性，其结果能够进行用于电检查的准确的探测。

因此，本发明的目的在于提供能够一边降低多层层叠体挠曲一边以准确的探测进行电检查的多层电路板的制造方法。

根据本发明的一个方式，提供多层电路板的制造方法，其包括如下工序：

准备依次具备第1支撑体、第1剥离层和金属层的层叠片的工序；

在所述金属层的表面交替地形成布线层和绝缘层而得到多层层叠体的工序，其中，作为最后形成的所述布线层的第n布线层包含第n连接焊盘；