[发明专利]使用间隔件蚀刻的沟槽形成围篱导体

权利要求书

1.一种用于在半导体集成电路裸片中形成围篱导体的方法，所述方法包括以下步骤：

在半导体衬底的一面上沉积第一电介质；

在所述第一电介质中形成至少一个沟槽；

在所述第一电介质上沉积牺牲膜，包含沉积于所述至少一个沟槽的壁及底部上；

从所述第一电介质的面及所述至少一个沟槽的所述底部去除所述牺牲膜的部分，其中牺牲膜仅保留在所述至少一个沟槽的所述壁上；

在所述至少一个沟槽的所述壁上的所述牺牲膜之间沉积第二电介质；

去除所述第一电介质及所述第二电介质直到在所述第一电介质与所述第二电介质之间暴露所述牺牲膜的顶部部分为止；

去除所述第一电介质与所述第二电介质之间的所述牺牲膜，从而在其中留下至少两个窄沟道；

在所述第一电介质及所述第二电介质的所述面上且在所述至少两个窄沟道中沉积导电材料；及

去除所述第一电介质及所述第二电介质的所述面上的所述导电材料的部分直到在所述至少两个窄沟道中仅暴露所述导电材料的顶部为止。

2.根据权利要求1所述的方法，在所述去除所述第一电介质及所述第二电介质的所述面上的所述导电材料的部分的步骤之后，所述方法进一步包括将所述至少两个窄沟道中的所述导电材料的部分分离成独立围篱导体的步骤。

3.根据权利要求1或权利要求2所述的方法，在所述从所述第一电介质的所述面及所述至少一个沟槽的所述底部去除所述牺牲膜的部分的步骤之后，所述方法进一步包括从所述至少一个沟槽的所述壁的部分去除所述牺牲膜的步骤。

4.根据前述权利要求中任一权利要求所述的方法，其中所述沉积所述第一电介质的步骤包括在所述半导体衬底的所述面上将所述第一电介质沉积到从约1纳米到约2000纳米的厚度的步骤。

5.根据前述权利要求中任一权利要求所述的方法，其中所述沉积所述第一电介质的步骤包括在所述半导体衬底的所述面上将所述第一电介质沉积到从约1纳米到约100纳米的厚度的步骤。

6.根据前述权利要求中任一权利要求所述的方法，其中所述形成所述至少一个沟槽的步骤包括在所述第一电介质中将所述至少一个沟槽形成到从约1纳米到约2000纳米的深度的步骤。

7.根据前述权利要求中任一权利要求所述的方法，其中所述形成所述至少一个沟槽的步骤包括在所述第一电介质中将所述至少一个沟槽形成到从约1纳米到约100纳米的深度的步骤。

8.根据前述权利要求中任一权利要求所述的方法，其中所述形成所述至少一个沟槽的步骤包括在所述第一电介质中形成具有从约1纳米到约2000纳米的宽度的所述至少一个沟槽的步骤。

9.根据前述权利要求中任一权利要求所述的方法，其中所述形成所述至少一个沟槽的步骤包括在所述第一电介质中形成具有从约1纳米到约100纳米的宽度的所述至少一个沟槽的步骤。

10.根据前述权利要求中任一权利要求所述的方法，其中所述沉积所述牺牲膜的步骤包括将所述牺牲膜沉积到从约1纳米到约2000纳米的厚度的步骤。

11.根据前述权利要求中任一权利要求所述的方法，其中所述沉积所述牺牲膜的步骤包括将所述牺牲膜沉积到从约1纳米到约100纳米的厚度的步骤。

12.根据前述权利要求中任一权利要求所述的方法，其中所述沉积所述第二电介质的步骤包括将所述第二电介质沉积到从约1纳米到约2000纳米的厚度的步骤。

13.根据前述权利要求中任一权利要求所述的方法，其中所述沉积所述第二电介质的步骤包括将所述第二电介质沉积到从约1纳米到约100纳米的厚度的步骤。

14.根据前述权利要求中任一权利要求所述的方法，其包括使用原子层沉积ALD过程来沉积所述第一电介质、所述第二电介质或所述牺牲膜中的至少一者。

15.根据前述权利要求中任一权利要求所述的方法，其中所述牺牲膜选自由SiN、SiO₂及SiO_xN_y组成的群组。

16.根据前述权利要求中任一权利要求所述的方法，其中所述导电材料选自由Al、Ag、Au、Fe、Ta、TaN、Ti及TiN组成的群组。