[发明专利]双功能混合存储单元

说明书

优先权

本申请主张2015年4月24日提交的、申请号为62/152813、标题为“SONONS–DRAM and NVM Dual-Function Hybrid Memory”的美国临时申请的优先权，其整体通过引用的方式并入本文。

技术领域

本发明的示例性实施例涉及半导体和集成电路领域，特别是涉及存储和贮存装置。

背景技术

存储装置广泛地用于各种数字电子设备中。一种类型的存储装置是动态随机存取存储(DRAM)装置。DRAM装置可用于形成低成本高密度的存储阵列。例如，DRAM的其中一个最大应用是用作现代计算机的主存储器。不幸的是，由于其配置的动态性，除非执行周期性的存储器刷新周期，否则存储在DRAM中的信息最终将丢失。因此，尽管DRAM存储单元的尺寸可能很小，但由于刷新需求，它们也可能消耗大量的电量。

另一种类型的存储装置是非易失性存储(NVM)装置，其在无需使用刷新周期的情况下具有长时间的数据保持。这种存储器也被成为静态存储器。与DRAM相比，NVM存储装置可能更昂贵，但耗电更少。非易失性存储器的一些例子包括只读存储器(ROM)和快闪(FLASH)存储器。

因此，系统设计者需要为他们设计的系统选择合适的存储器类型。这意味着考虑不同存储器类型的尺寸、成本、速度和易失性之间的协调。在一些情况下，将更多的资源(例如，尺寸和成本)分配给需要多种类型存储器的以获得期望的存储特性的存储器。例如，为了速度利用DRAM存储器并且为了数据保持利用NVM存储器可能会提高系统的总体空间和尺寸要求。

因此，期望有在单个存储单元中同时提供DRAM存储器和NVM存储器的功能的存储单元，从而在提高双重功能的同时减少存储阵列的成本和尺寸。

发明内容

在各种示例性实施例中，公开了一种新型双功能混合存储单元。该双功能混合存储单元包括在单元的栅极和沟道之间的两个电荷俘获层。底部电荷俘获层直接形成在硅或多晶硅沟道的顶部。这允许电荷以短得多的写入时间和较低的写入电压存储在底部电荷俘获层中。顶部电荷俘获层通过介电层隔离，并因此提供更久的数据保持。结果，单个单元可能用作双功能存储单元，例如，DRAM(动态随机存取存储器)和NVM(非易失性存储器)。在一个实施例中，电荷俘获层和介电层通过氮化物层和氧化物层形成。因此，根据单元的垂直结构的材料，该单元被称为硅-氧化物-氮化物-氧化物-氮化物-硅(SONONS)单元。除了新的单元结构外，还公开了允许对顶部电荷俘获层和底部电荷俘获层中的任一者或两者进行编程的一些新的编程偏置条件。

在一方面，存储单元包括衬底、形成在衬底上的底部电荷俘获区、形成在底部电荷俘获区上的顶部电荷俘获区，以及形成在顶部电荷俘获区上的栅极层。

在另一方面，公开了编程存储单元的方法，该存储单元具有衬底、底部电荷俘获层、顶部电荷俘获层以及栅极层。该方法包括对衬底的沟道区进行偏置，在栅极层和沟道区之间施加第一电压差，基于第一电压差将电荷从沟道区注入到底部电荷俘获层中。该方法还包括在栅极层和沟道区之间施加第二电压差，并基于第二电压差将电荷从底部电荷俘获层注入到顶部电荷俘获层中。

本发明的其他特征和优点将通过如下所述的具体实施方式、附图和权利要求而变得明显。

附图说明

从下面给出的具体描述和本发明的各实施例的附图中将更充分地理解本发明的示例性实施例，然而这些示例性实施例并不意味着将本发明限制为特定实施例，而只是用于解释和理解本发明。

图1展示了利用根据本发明的双功能混合存储单元结构的示例性实施例的存储阵列的示例性实施例；

图2A-D展示了根据本发明构造的新型双功能混合存储单元结构的示例性实施例；

图3A-F展示了说明如图2所示的新型双功能混合存储单元结构的编程操作的示例性实施例；

图4A-F展示了说明如图2所示的新型双功能混合存储单元结构的编程操作的示例性实施例，其中所述操作使用空穴而不是电子作为电荷载体；

图5展示了说明新型双功能混合存储单元的DRAM模式和NVM模式之间的示例性数据保持对比的图；

图6A-8C展示了采用FinFET工艺实现的新型双功能混合存储单元(SONONS单元)的示例性实施例；

图9A-F展示了采用SOI工艺实现的新型双功能混合存储单元(SONONS单元)的示例性实施例；