[发明专利]存储器装置和控制存储器装置的方法

说明书

存储器装置和控制存储器装置的方法。一种控制存储器装置的方法可以包括：通过接口从主机接收写入命令；响应于所述写入命令，开始存储器阵列的第一阵列平面上的写入操作的执行，其中，所述存储器阵列包括按多个阵列平面设置的多个存储器单元；通过所述接口从所述主机接收读取命令；响应于在执行所述写入操作期间检测到所述读取命令，重新配置所述写入操作；响应于所述读取命令，开始第二阵列平面上的读取操作的执行；以及在已至少部分地执行所述读取操作之后，恢复所述写入操作的配置。

技术领域

本发明总体上涉及半导体装置领域。更具体地，本发明的实施方式涉及存储器装置，诸如闪速存储器装置、电阻式随机存取存储器(ReRAM)和/或导电桥接RAM(CBRAM)处理器和装置。

背景技术

越来越多地在诸如固态硬盘驱动器、可移除数字图像卡等的应用中见到非易失性存储器(NVM)。闪速存储器是当今使用的流行NVM技术。然而，闪速存储器和其它NVM存储器具有局限性，诸如相对较慢的写入操作速度。此外，使用诸如串行外设接口(SPI)的总线协议的NVM装置在上述慢写入操作正在进行时可能无法执行读取操作。这可以严重地限制在直接从NVM装置执行指令的系统中使用这种NVM装置。

发明内容

一种存储器装置，该存储器装置包括：存储器阵列，该存储器阵列包括多个存储器单元；第一阵列平面和第二阵列平面，该第一阵列平面和第二阵列平面基于寄存器从所述存储器阵列定义；接口，该接口被配置成从主机接收写入命令和读取命令；以及存储器控制器，该存储器控制器被配置成对在所述第一阵列平面上正在进行的写入操作进行重新配置以便降低由所述第一阵列平面上的所述写入操作导致的电气噪声，响应于在所述写入操作期间接收到的所述读取命令，在所述第二阵列平面上执行读取操作，并且在已至少部分地执行了所述读取操作之后恢复所述写入操作的配置。

所述存储器阵列被划分成多个子阵列，并且所述寄存器被用于将所述子阵列中的每一个指派给所述第一阵列平面或所述第二阵列平面。

所述存储器阵列包括专用于对操作进行验证的多个第一感测放大器以及专用于读取操作的多个第二感测放大器。

所述存储器装置还包括调节器控制电路，所述调节器控制电路具有专用于写入操作的第一偏压电路以及专用于读取操作的第二偏压电路。

所述写入操作的所述重新配置包括改变重新配置的写入操作的速率。

所述写入操作的所述重新配置包括改变重新配置的写入操作的写入算法。

响应于所述寄存器，将虚拟地址映射至所述存储器阵列的物理地址。

所述存储器装置还包括寄存器控制电路，所述寄存器控制电路被配置成在所述写入操作被重新配置时，调节对用于所述写入操作的调节器的控制。

所述寄存器控制调节包括将所述调节器保持在待机状态。

所述寄存器控制调节包括在重新配置所述写入操作时，将所述调节器的输出保持预定量的时间。

所述第一阵列平面和所述第二阵列平面包含相等数量的所述多个存储器单元。

所述第一阵列平面包含与所述第二阵列平面不同数量的所述多个存储器单元。

一种控制存储器装置的方法，该方法包括：通过寄存器从具有多个存储器单元的存储器阵列配置第一阵列平面和第二阵列平面；通过接口从主机接收写入命令；响应于所述写入命令，开始存储器阵列的所述第一阵列平面上的写入操作的执行；通过所述接口从所述主机接收读取命令；响应于所述读取命令，开始所述第二阵列平面上的读取操作的执行；响应于在执行所述写入操作期间检测到所述读取命令，重新配置所述写入操作以便降低由所述写入操作导致的电气噪声；以及在已至少部分地执行所述读取操作之后，恢复所述写入操作的配置。