[发明专利]低功率、面向行的存储器写辅助电路

说明书

本公开的多个方面总地涉及静态随机存取存储器(SRAM)，更具体地涉及低功率、面向行的存储器写辅助电路。SRAM一般可以包括：按行和列布置的位单元的阵列，其中，行中的每个位单元被选择用于经由针对该行的相应字线写入，并且其中，列中的每个位单元被耦合到用于提供互补数据值的相应的一对位线；以及至少一个面向行的写辅助电路，被配置为临时将用于向被选择用于写入的行的位单元供电的内部电压线上的电压降低到期望电压等级。

技术领域

这里给出的实施例总地涉及静态随机存取存储器(SRAM)，更具体地涉及一种低功率、面向行的存储器写辅助电路。

背景技术

随着集成电路光刻技术已经发展到印刷特征减少(例如，在10-20nm范围内或者更小)的当前状态，静态随机存取存储器(SRAM)单元变得更小。不幸的是，相应晶体管性能的变化性的随之增大使得更难在较大的工艺、电压、以及温度条件的窗口中保持这些存储器单元的稳健操作。三维晶体管(通常称为“鳍式电晶体”或“三栅”器件)的出现通过量化可用的晶体管尺寸加重了该困难。存取、上拉、以及下拉晶体管的相对尺寸的微小调整不再可能。这种趋势的结果是，SRAM设计可能需要依赖读和写辅助电路来适当地发挥作用。

先前已经开发出了很多读和写辅助电路。读辅助电路被用来防止存储器单元在读操作期间丢失其存储值。写辅助电路被用来确保存储器单元正确地存储写入其的值。但是，读和写辅助电路在面积和功耗方面，都有相关成本。

发明内容

根据本公开的一方面，提供了一种静态随机存取存储器(SRAM)设备，所述SRAM设备包括：按行和列布置的位单元的阵列，其中，行中的每个位单元被选择用于经由针对该行的相应字线写入，并且其中，列中的每个位单元被耦合到用于提供互补数据值的相应的一对位线；以及至少一个面向行的写辅助电路，被配置为临时将用于向被选择用于写入的行的位单元供电的内部电压线上的电压降低到期望电压等级，其中，所述写辅助电路通过将所述相应字线耦合到所述内部电压线，来临时增大所述相应字线上的电压，使得所述内部电压线上的电荷用于对所述字线进行充电，从而降低了所述内部电压线上的电压。

根据本公开的另一方面，提供了一种操作静态随机存取存储器(SRAM)设备的方法，包括：从按行和列布置的位单元的阵列中选择一行用于经由针对该行的相应字线写入，其中，列中的每个位单元被耦合到用于提供互补数据值的相应的一对位线；临时将用于向所选择的行的位单元供电的内部电压线上的电压降低到期望电压等级；以及通过将所述相应字线耦合到所述内部电压线，来临时增大所述相应字线上的电压，使得所述内部电压线上的电荷用于对所述字线进行充电，从而降低了所述内部电压线上的电压。

根据本公开的又一方面，提供了一种非暂时性计算机可读存储介质，包括存储在其上的指令，所述指令在被执行时使处理器操作用于：从按行和列布置的位单元的阵列中选择一行用于经由针对该行的相应字线写入，其中，列中的每个位单元被耦合到用于提供互补数据值的相应的一对位线；临时将用于向所选择的行的位单元供电的内部电压线上的电压降低到期望电压等级；以及通过将所述相应字线耦合到所述内部电压线，来临时增大所述相应字线上的电压，使得所述内部电压线上的电荷用于对所述字线进行充电，从而降低了所述内部电压线上的电压。

附图说明

参考实施例，以可以更详细地理解本公开的上述特征的方式给出本公开的上面简要描述的内容的更具体的描述。其中，附图中示出了这些实施例中的一些实施例。但是，应该注意的是，附图仅示出了本公开的一般实施例，因此不应该被认为限制本公开的范围，因为本公开可以包括其他等同效果的实施例。

图1示出了具有根据本公开的某些方面的SRAM的计算系统的总体框图。

图2示出了根据本公开的某些方面的SRAM的框图。

图3示出了可以与根据本公开的某些方面的辅助电路一起使用的示例位单元(bitcell)的电路图。