[实用新型]多路DDS信号发生器

权利要求书

1.一种多路DDS信号发生器，其特征在于，包括频率命令字生成模块、N路相位累加器、M个波形存储模块、选择模块、N路幅度调节模块、N路数模转换器、N路低通滤波器以及时钟模块；

所述频率命令字生成模块分别与N路所述相位累加器连接，每路所述相位累加器分别与所述M个波形存储模块相连接，所述M个波形存储模块与所述选择模块的M个输入端一一对应连接，所述选择模块的N个输出端与所述N路幅度调节模块一一对应连接，所述选择模块的输出控制端控制所述选择模块从所述N个输出端中选择处于选通状态的所述相位累加器对应的输出端，所述N路幅度调节模块与所述N路数模转换器一一对应连接，所述N路数模转换器与所述N路低通滤波器一一对应连接；

所述时钟模块的第一输出端分别连接所述频率命令字生成模块以及所述波形存储模块的时钟输入端，所述时钟模块的第二输出端分别连接所述N路相位累加器的时钟输入端，所述时钟模块的第一输出端输出的时钟信号的频率，等于所述时钟模块的第二输出端输出的时钟信号的频率的N倍。

2.如权利要求1所述的多路DDS信号发生器，其特征在于，所述选择模块采用N选1数据选择器实现，所述数据选择器具有输出控制端、M个输入端和N个输出端；

所述数据选择器的输出控制端通过地址产生模块与所述时钟模块的第二输出端连接。

3.如权利要求1或2所述的多路DDS信号发生器，其特征在于，所述时钟模块由系统时钟晶振和倍频元件实现，所述系统时钟晶振的输出端为所述第一输出端，所时钟晶振的输出端与所述倍频元件的输入端相连接，所述倍频元件的输出端为所述第二输出端，所述倍频元件对所述时钟晶振输出的时钟信号的周期扩大N倍。

4.如权利要求1或2所述的多路DDS信号发生器，其特征在于，所述相位累加器由32位的加法器和32位的寄存器组成，所述加法器的输出端连接所述寄存器，所述寄存器的输出端连接至所述加法器的一个输入端，所述加法器的另一个输入端连接所述频率命令字生成模块。

5.如权利要求2所述的多路DDS信号发生器，其特征在于，所述地址产生模块采用计数器实现。