[实用新型]基于CPLD的并口串口转换卡

说明书

技术领域

本实用新型属于集成电路技术领域，具体涉及到一种基于CPLD的并口串口转换卡。

背景技术

随着微电子、通信技术的发展，主流测量控制系统已形成以计算机测控系统和嵌入式测控系统为主。主流的测量控制系统中，CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。

并口串口控制卡为用户设备连接提供一个并口的同时提供串口，并口和串口的数据传输速度较高，经常被用于商业POS机、自动检测系统以及终端设备等，即插即用、容易安装、提高用户的工作效率。

发明内容

本实用新型所要解决的技术问题在于克服现有技术的不足,提供一种设计合理、即插即用、安装简单、成本低、数据处理速度快、工作效率高、具有高速数据传输能力的基于CPLD的并口串口转换卡。

解决上述技术问题采用的技术方案是：具有：对装置进行控制的CPLD电路；并口控制电路，该电路与CPLD电路相连接；RS232驱动电路，该电路与CPLD电路相连接。

本实用新型的并口控制电路为：集成电路U1的24脚接晶振Y1的一端和电容C1的一端、25脚接晶振Y1的另一端和电容C2的一端，集成电路U1的33脚、32脚、35脚、26脚、27脚、29脚～31脚、22脚～19脚、17脚～15脚、18脚依次接集成电路U2的35脚、32脚～27脚、25脚～21脚、19脚、17脚、14脚、13脚，集成电路U1的37脚～40脚、43脚、44脚、2脚～4脚、8脚、9脚、6脚、14脚、1脚、41脚、42脚、7脚、5脚依次接连接器J1的20脚～3脚，集成电路U1的13脚通过电阻R1接地、通过电阻R2接5V电源，集成电路U1的36脚通过电阻R3接5V电源、通过电阻R4接地，集成电路U1的28脚通过电阻R5接5V电源、通过电阻R6接地，集成电路U1的12脚和23脚接地，集成电路U1的34脚和11脚以及10脚接5V电源，电容C1和电容C2的另一端接地；集成电路U1的型号为CH432Q。

本实用新型的RS232驱动电路为：集成电路U3的1脚接电容C3的一端、3脚接电容C3的另一端、4脚接电容C5的一端、5脚接电容C5的另一端、11脚和12脚分别接集成电路U2的76脚和79脚、2脚接电容C4的一端、6脚接电容C6的一端、13脚和14脚分别接连接器J2的2脚和3脚、16脚接5V电源、5脚接地，电容C4的另一端接5V电源，电容C5的另一端接地；集成电路U3的型号为MAX232CSE。

本实用新型的CPLD电路为：集成电路U2的35脚、32脚～27脚、25脚～21脚、19脚、17脚、14脚、13脚接并口控制电路，集成电路U2的56脚～54脚、52脚、50脚接连接器J4的8脚～4脚，集成电路U2的76脚和79脚接RS232驱动电路，集成电路U2的87脚接晶振Y2的4脚，集成电路U2的15脚、62脚、73脚、4脚接连接器J3的1脚～4脚，集成电路U2的82脚、66脚、51脚、34脚、18脚、3脚、39脚、91脚接3V电源，集成电路U2的11脚、26脚、33脚、43脚、53脚、59脚、65脚、74脚、78脚、95脚、86脚、38脚接地，晶振Y2的1脚接3V电源、3脚接地，连接器J3的5脚接地，连接器J4的3脚接5V电源、1脚和2脚接地；集成电路U2的型号为EPM3128ATI100-10N，晶振Y2的型号为JHY50M。

由于本实用新型采用了CPLD电路、并口控制电路、RS232驱动电路，当数据从并口外设发送来，CPLD电路接收从并口发送来的数据并将数据发送到RS232驱动电路，当有数据从串口外设发送来，CPLD电路接收并将数据发送到并口控制电路，通过并口控制电路与将数据发送刚出去；本装置设计合理、即插即用、安装简单、成本低、数据处理速度快、工作效率高、具有高速数据传输能力，可推广应用到串口并口转换卡领域。

附图说明

图1是本实用新型的电气原理方框图。

图2是本实用新型的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。

实施例1

在图1中，本实用新型基于CPLD的并口串口转换卡由CPLD电路、并口控制电路、RS232驱动电路，并口控制电路与CPLD电路相连接，RS232驱动电路与CPLD电路相连接。