[实用新型]高密度低压沟槽功率MOS器件

说明书

技术领域

本实用新型涉及一种高密度低压沟槽功率MOS器件，属于半导体技术领域。

背景技术

现有沟槽功率MOSFET器件，对于电压在正（负）8V-100V之间的产品，因为应用端主要是追求低的特征导通电阻，故希望在设计上能尽可能的提高元胞的密度来实现。如图1所示，为传统的低压沟槽功率MOS器件的结构示意图，包括N+衬底1’、N-外延层2’、沟槽3’、栅极氧化层7’、导电多晶硅8’、P-阱区9’、N+源极10’、介质层12’、接触孔15’、源极金属17’、栅极金属18’、终端截止环金属19’和背面金属层20’。

传统的低压沟槽功率MOS器件，制作方法包括如下步骤：

（a）、在半导体N+衬底1’上生长N-外延层2’；

（b）、N-外延层2’上淀积硬掩膜层，用光罩版进行掩蔽并刻蚀硬掩膜层，形成沟槽刻蚀用的硬掩膜窗口；

（c）、利用上述硬掩膜层作为掩蔽层，通过硬掩膜窗口来实现沟槽的自对准刻蚀，沟槽3’深度在0.5μm-2μm；

（d）、在沟槽3’内生长一层薄的牺牲氧化层，厚度在100 Å -2000 Å，然后用湿法药液全部剥离；

（e）、在沟槽3’内生长一层薄的栅极氧化层7’，厚度在100 Å -2000 Å；

（f）、在沟槽3’内已生长的栅极氧化层7’上淀积一层导电多晶硅8’，厚度在2000 Å -20000 Å；

（g）、进行导电多晶硅8’的普遍刻蚀，导电多晶硅8’的顶部和硅表面处于类似同一高度，相差±0.1μm以内；

（h）、进行P-阱区9’的注入和推阱，形成P-阱区9’，P-阱区9’的结深度在0.4μm-1.8μm；

（i）、利用N+源极光罩版的掩蔽，进行N+源极10’的选择性注入，并退火，形成N+源极10’；

（j）、介质层12’淀积；

（k）、利用接触孔光罩版的掩蔽，进行接触孔15’刻蚀，先刻蚀掉二氧化硅层，然后刻蚀掉硅；

（l）、正面金属层淀积；

（m）、利用金属层光罩版的掩蔽，进行正面金属层的选择性刻蚀，形成源极金属17’、栅极金属18’和终端截止环金属19’；

（n）、对整个器件背面的半导体N+衬底1’进行磨片减薄，减薄后淀积背面金属层20’。

这种制作方法在现阶段，普遍受限于8寸晶圆厂光刻机台极限能力的限制，基本上都是采用的>或=0.9μm宽度最小单元元胞结构。最小单元元胞宽度等于沟槽的宽度，加上孔的宽度，加上2倍的沟槽和孔之间的间距。从这个公式看，沟槽和孔之间的间距是决定最小单元元胞宽度最为重要的一个参数，且该宽度也恰好就是8寸晶圆厂光刻机台能力受限制的。现有8寸晶圆厂光刻机台在孔层次光刻的时候，一般都会存在一个±0.15μm范围内的光刻套准偏差。这就决定了，沟槽和孔之见的这个间距必须大于0.15μm，一般器件设计时会取值0.2μm。这样就会导致最小单元元胞结构宽度是必须>或=0.9μm（0.25+0.25+0.2×2）。如果想要改变这种限制，需要购买更高精度的极其昂贵的光刻机台，这样势必会大幅增加8寸晶圆厂的设备成本，成本也相应大幅提升。

发明内容

本部分的目的在于概述本实用新型的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本实用新型的范围。

鉴于上述和/或现有半导体封装中存在的元胞区最小单元元胞宽度受限于8寸晶圆厂光刻机台的问题，提出了本实用新型。

本实用新型的目的是克服现有技术中存在的不足，提供一种高密度低压沟槽功率MOS器件，可以极大的降低元胞区最小单元元胞宽度，从而极大的提高了元胞密度（集成度），降低了特征导通电阻。

按照本实用新型提供的技术方案，一种高密度低压沟槽功率MOS器件，包括位于半导体基板上的元胞区、栅电极引出区和终端保护区，元胞区位于半导体基板的中心区，栅电极引出区环绕元胞区外围，终端保护区环绕包围栅电极引出区；特征是：在所述沟槽功率MOS器件的截面上，半导体基板由N+衬底和设置于N+衬底上表面的N-外延层组成，N-外延层的上部设有P-阱区，N+衬底的下表面设有背面金属层；