[实用新型]一种具有高稳定度的超低功耗时钟电路

说明书

技术领域

本实用新型属于时钟电路领域，具体地涉及一种时钟频率高度稳定的超低 功耗时钟电路。

背景技术

时钟电路就是产生像时钟一样准确的振荡电路。时钟电路应用十分广泛， 如电脑的时钟电路、电子表的时钟电路以及MP3、MP4的时钟电路。数字系统中， 时钟源的质量好坏直接决定了该系统性能的稳定与否。而时钟源的质量好坏主 要取决于当电源电压、温度和工艺角等环境因素变化时，时钟频率是否稳定。

利用石英晶体振荡器来得到的时钟源信号，如公开专利：CN201607626U， 由于石英晶振拥有优越的电压和温度特性，能够稳定地工作，所以时钟源信号 的质量好，但是其成本高，功耗大，且难以集成到芯片内部，阻碍了芯片的高 度集成化。而现在的集成电路设计趋向于高集成度、芯片面积小、功耗低等特 点，因此，要求设计者使用结构更加简单的电路来获得时钟信号，利用开关管 和电容组成时钟电路，对于降低系统的成本和功耗，提高系统的集成度将很有 帮助，但其对电源电压、温度和工艺变化较敏感，时钟频率不稳定，无法获得 广泛应用，而为了获得稳定的时钟频率，现有的做法是增加各种辅助电路，如 公开专利：CN101443666B，其根据集成电路上的温度传感器检测的温度，通过 调节控制字实现开环温度补偿，通过针对工艺和温度来调节控制字可以实现更 高的时钟精度。虽然得到频率稳定，精度高的时钟信号，但其结构复杂，元器 件多，使得成本和功耗高。

发明内容

本实用新型的目的在于为解决上述问题而提供一种对电源、工艺角和温度 变化不敏感，结构简单，成本低的具有高稳定度的超低功耗时钟电路。

为此，本实用新型公开了一种具有高稳定度的超低功耗时钟电路，包括时 钟振荡电路和供电电路，所述供电电路为时钟振荡电路供电，所述供电电路包 括N型第一晶体管和第二晶体管、P型第三晶体管和第一电容，所述N型第一晶 体管和P型第三晶体管串联后接在电源V_DD与地之间，所述N型第一晶体管的 偏置电压加载端接时钟振荡电路的电源输入端，所述P型第三晶体管的偏置电 压加载端接基准电压，所述电源V_DD与N型第一晶体之间接入第三基准电流， 所述第一电容与N型第一晶体管和P型第三晶体管并联，所述N型第二晶体管 接在电源V_DD与N型第一晶体管的偏置电压加载端之间，构成负反馈电路，所 述N型第二晶体管的偏置电压加载端接在第三基准电流和N型第一晶体管之间 的节点。

进一步的，所述N型第一晶体管为N型MOS管或NPN三极管。

进一步的，所述N型第二晶体管为N型MOS管或NPN三极管。

进一步的，所述P型第三晶体管为P型MOS管或PNP三极管。

进一步的，所述时钟振荡电路包括充放电电路和与充放电电路连接的迟滞 电路，所述充放电电路包括第一基准电流IBIAS1、第二基准电流IBIAS2、第二 电容、第四N型MOS管和第五P型MOS管，所述第一基准电流IBIAS1、第五P 型MOS管、第四N型MOS管和第二基准电流IBIAS2依次串联后接在N型第一晶 体管的偏置电压加载端与地之间，所述第二电容的上极板接在第四N型MOS管 和第五P型MOS管之间的节点上，所述第二电容的下极板接地，所述第四N型 MOS管和第五P型MOS管的栅极接时钟信号输出端。

进一步的，所述时钟振荡电路包括充放电电路和与充放电电路连接的迟滞 电路，所述充放电电路包括第一基准电流IBIAS1、电阻R1、第二电容、第四N 型MOS管和第五P型MOS管，所述第一基准电流IBIAS1、第五P型MOS管、第 四N型MOS管和电阻R1依次串联后接在N型第一晶体管的偏置电压加载端与地 之间，所述第二电容的上极板接在第四N型MOS管和第五P型MOS管之间的节 点上，所述第二电容的下极板接地，所述第四N型MOS管和第五P型MOS管的 栅极接时钟信号输出端。

本实用新型的有益技术效果：

本实用新型充分利用半导体器件的特性进行设计，使得电源电压从1.2V到 3V，同时温度从-40℃变化到120℃，功率低于几个μw下均能保证时钟频率稳 定输出，频率变化小于12％，即对电源、工艺角和温度变化不敏感，电路结构 简单，无需外部器件，功耗和成本低，应用方便，且覆盖的频率范围广，从几 KHz到20M左右均适用，适用范围广。

附图说明