[发明专利]PXIe总线嵌入式零槽控制器在审
| 申请号: | 201611255336.8 | 申请日: | 2016-12-30 |
| 公开(公告)号: | CN106776445A | 公开(公告)日: | 2017-05-31 |
| 发明(设计)人: | 郭恩全;张鸿菠;刘雪芬;陈卓;满荣娟;谭晓瑞 | 申请(专利权)人: | 陕西海泰电子有限责任公司 |
| 主分类号: | G06F13/42 | 分类号: | G06F13/42 |
| 代理公司: | 西安亿诺专利代理有限公司61220 | 代理人: | 余萍 |
| 地址: | 710075 陕西省西安市*** | 国省代码: | 陕西;61 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | pxie 总线 嵌入式 控制器 | ||
技术领域
本发明属于测试测量技术领域,具体涉及一种PXIe总线嵌入式零槽控制器。
背景技术
随着信息化技术的高速发展,被测信号频率越来越高,测试数据吞吐量越来越大,PXIe总线自动测试系统以高性能、高带宽、高可靠性等特点,逐步成为测试测量技术领域发展的趋势。
PXIe总线自动测试系统中,PXIe机箱为PXI/PXIe功能模块提供连接平台,可为各模块提供工作电源、触发等功能,PXIe总线零槽控制器实现对PXIe机箱内各功能模块的通讯及控制。
PXIe总线零槽控制器是PXIe总线自动测试系统中的基础设备,用于系统中各功能模块的控制与通信,按照实现方式的不同,通常分为嵌入式和外挂式两种类型。PXIe总线PXIe总线嵌入式零槽控制器将计算机和PXIe通信链路扩展功能集于一体,能够有效提升PXIe总线自动测试系统的集成度。
PXIe总线嵌入式零槽控制器属于测试测量技术领域,符合PCIe总线规范R2.0和PXIe硬件规范R1.0,满足自动测试系统对高速数据传输的需求。
发明内容
本发明目的是提供一种PXIe总线嵌入式零槽控制器,主要由核心板和主板两部分组成,为PXIe 3槽位3U标准模块,插入PXIe机箱的系统槽中,可组成以PXIe机箱和功能模块为核心的自动测试系统。
本发明的技术方案在于:
PXIe总线嵌入式零槽控制器,包括核心板以及主板,所述的核心板与主板之间通过连接器AB和连接器CD连接;所述的核心板包括CPU、内存以及Intel QM77 芯片组;Intel QM77 芯片组引出VGA 信号、LVDS 信号、8×USB2.0 信号、6 路PCIe 总线信号、GPIs/GPOs 信号、4×SATA 信号、Ethernet信号、LPC 总线信号、SMBUS 信号、电源管理和控制信号以及I2C信号至AB连接器; Intel QM77 芯片组引出3×HDMI /DVI/DisplayPort 信号、PCI 总线信号、IDE 信号以及风扇控制器信号至CD连接器。
所述的主板通过连接器AB和连接器CD引出核心板信号,实现DVI-I接口电路、RS-232串口电路、千兆以太网口、USB接口、GPIB接口电路、TRIG接口电路、PXIe接口电路各部分功能以及复位功能;并通过模拟ATX供电时序电路提供核心板所需电源以及电压变换提供主板所需电源。
所述的PXIe接口电路包括PXIe系统槽连接器、时钟电路以及PCIe交换开关,其中,PXIe接口电路通过PCIe交换开关将连接器AB引出的×4 PCIe信号扩展为4路×4 PCIe信号送至PXIe系统槽;其中,时钟电路通过PCIe时钟缓冲器扩展出5路参考时钟,1路供给PCIe交换开关,另外4路供给4路×4 PCIe链路;PXIe接口及PCIe时钟电路实现与机箱背板的4路×4PCIe链接,并提供PCIe链路工作所需的时钟。
所述的GPIB接口电路包括依次连接的PCI接口总线芯片、FPGA、GPIB总线驱动器以及GPIB总线接口,所述的FPGA通过IP核设计实现配置,实现PCI总线与GPIB总线的转换。
所述的TRIG接口电路包括依次连接的I2C IO扩展芯片、逻辑总线开关、前面板TRIG、缓存驱动芯片以及机箱背板;
TRIG接口电路通过I2C IO扩展芯片扩展出8路数字IO,作为逻辑总线开关的使能信号,前面板TRIG接口与机箱背板的8路TRIG信号作为逻辑总线开关的输入输出信号,通过控制逻辑总线开关的使能信号,实现前面板接口与机箱背板的8路TRIG信号双向触发功能。
所述的DVI-I接口电路包括HDMI电平转换器、电平转换与同步缓冲器以及DVI-I连接器;其中,HDMI电平转换器的输出直接与DVI-I连接器的DVI-D 信号连接,电平转换与同步缓冲器的输出与DVI-I连接器的VGA信号连接。
本发明的技术效果在于:
PXIePXIe总线嵌入式零槽控制器集成计算机和PXIe链路功能,使用灵活方便,提升了系统的集成度,在便携式系统更具优势。
附图说明
图1为PXIe总线嵌入式零槽控制器总体原理框图。
图2为PXIe总线嵌入式零槽控制器核心板原理框图。
图3为主板之PXIe接口电路原理框图。
图4为主板之GPIB接口电路原理框图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于陕西海泰电子有限责任公司,未经陕西海泰电子有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611255336.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种信号传输方法及装置
- 下一篇:一种自动识别计算装置





