[发明专利]PXIe总线嵌入式零槽控制器

权利要求书

1.PXIe总线嵌入式零槽控制器，其特征在于：包括核心板以及主板，所述的核心板与主板之间通过连接器AB和连接器CD连接；所述的核心板包括CPU、内存以及Intel QM77 芯片组；Intel QM77 芯片组引出VGA 信号、LVDS 信号、8×USB2.0 信号、6 路PCIe 总线信号、GPIs/GPOs 信号、4×SATA 信号、Ethernet信号、LPC 总线信号、SMBUS 信号、电源管理和控制信号以及I²C信号至AB连接器； Intel QM77 芯片组引出3×HDMI /DVI/DisplayPort 信号、PCI 总线信号、IDE 信号以及风扇控制器信号至CD连接器。

2.根据权利要求1所述的PXIe总线嵌入式零槽控制器，其特征在于：所述的主板通过连接器AB和连接器CD引出核心板信号，实现DVI-I接口电路、RS-232串口电路、千兆以太网口、USB接口、GPIB接口电路、TRIG接口电路、PXIe接口电路各部分功能以及复位功能；并通过模拟ATX供电时序电路提供核心板所需电源以及电压变换提供主板所需电源。

3.根据权利要求2所述的PXIe总线嵌入式零槽控制器，其特征在于：所述的PXIe接口电路包括PXIe系统槽连接器、时钟电路以及PCIe交换开关，其中，PXIe接口电路通过PCIe交换开关将连接器AB引出的×4 PCIe信号扩展为4路×4 PCIe信号送至PXIe系统槽；其中，时钟电路通过PCIe时钟缓冲器扩展出5路参考时钟，1路供给PCIe交换开关，另外4路供给4路×4 PCIe链路；PXIe接口及PCIe时钟电路实现与机箱背板的4路×4PCIe链接，并提供PCIe链路工作所需的时钟。

4.根据权利要求2所述的PXIe总线嵌入式零槽控制器，其特征在于：所述的GPIB接口电路包括依次连接的PCI接口总线芯片、FPGA、GPIB总线驱动器以及GPIB总线接口，所述的FPGA通过IP核设计实现配置，实现PCI总线与GPIB总线的转换。

5.根据权利要求2所述的PXIe总线嵌入式零槽控制器，其特征在于：所述的TRIG接口电路包括依次连接的I²C IO扩展芯片、逻辑总线开关、前面板TRIG、缓存驱动芯片以及机箱背板；

TRIG接口电路通过I²C IO扩展芯片扩展出8路数字IO，作为逻辑总线开关的使能信号，前面板TRIG接口与机箱背板的8路TRIG信号作为逻辑总线开关的输入输出信号，通过控制逻辑总线开关的使能信号，实现前面板接口与机箱背板的8路TRIG信号双向触发功能。

6.根据权利要求2所述的PXIe总线嵌入式零槽控制器，其特征在于：所述的DVI-I接口电路包括HDMI电平转换器、电平转换与同步缓冲器以及DVI-I连接器；其中，HDMI电平转换器的输出直接与DVI-I连接器的DVI-D 信号连接，电平转换与同步缓冲器的输出与DVI-I连接器的VGA信号连接。