[发明专利]半导体器件及其制造方法

说明书

本发明提供半导体器件及其制造方法。制造半导体器件的方法提供如下。外延层被形成在衬底的有源鳍结构上。第一金属栅电极被形成在有源鳍结构上。每个第一金属栅电极和每个外延层在有源鳍结构上在第一方向上被交替布置。层间电介质(ILD)图案被形成在外延层上，在交叉第一方向的第二方向上延伸。牺牲间隔物图案被形成在第一金属栅电极上。多个牺牲间隔物图案的每个覆盖第一金属栅电极中的相应第一金属栅电极。自对准接触孔和牺牲间隔物通过去除ILD图案被形成。每个自对准接触孔暴露布置在每个ILD图案下方的相应外延层。源/漏电极被形成在自对准接触孔中。牺牲间隔物由空气间隔物替换。

技术领域

本发明构思涉及制造半导体器件的方法。

背景技术

为了集成电路应用中更高的密度，制造工艺已经发展以减小诸如晶体管的栅电极和源/漏电极的电路元件的最小特征尺寸。因为特征尺寸已经减小，所以电路元件之间的距离也减小，因此根据制造工艺的工艺变化会出现电路元件之间的电短路。

发明内容

根据本发明构思的一示例实施方式，一种制造半导体器件的方法被提供如下。有源鳍结构和隔离区域被形成在衬底上。外延层被形成在有源鳍结构上。第一金属栅电极被形成在有源鳍结构上。每个第一金属栅电极和每个外延层在有源鳍结构上在第一方向上被交替布置。层间电介质(ILD)图案被形成在外延层上。每个ILD图案在交叉第一方向的第二方向上延伸。牺牲间隔物图案被形成在第一金属栅电极上。多个牺牲间隔物图案的每个覆盖多个第一金属栅电极的相应第一金属栅电极。自对准接触孔和牺牲间隔物通过去除ILD图案而形成。每个自对准接触孔暴露布置在多个ILD图案的每个的下方的相应外延层。源/漏电极被形成在自对准接触孔中。牺牲间隔物由空气间隔物替换。

根据本发明构思的一示例实施方式，一种制造半导体器件的方法被提供如下。有源鳍结构和隔离区域被形成在衬底上。多个第一初始栅间隔物被形成在隔离区域上。多个第二初始栅间隔物被形成在有源鳍结构上。多个外延层被形成在有源鳍结构上。多个外延层的每个被插置在多个第二初始栅间隔物中的两相邻第二初始栅间隔物之间。多个虚设栅电极包括形成在隔离区域上的第一虚设栅电极以及在有源鳍结构上的第二和第三虚设栅电极。第一虚设栅电极被插置在多个第一初始栅间隔物中的第一对之间。第二虚设栅电极被插置在多个第一初始栅间隔物中的一个以及多个第二初始栅间隔物中的一个的第二对之间。第三虚设栅电极被插置在多个第二初始栅间隔物的第三对之间。多个第一初始栅间隔物被去除。多个虚设栅间隔物由多个第二初始栅间隔物形成。多个虚设栅间隔物由多个空气间隔物替换。

根据本发明构思的一示例实施方式，一种半导体器件被提供如下。衬底具有在第一方向上延伸的有源鳍结构。第一和第二金属栅电极被设置在有源鳍结构上。源/漏电极被插置在第一和第二金属栅电极之间并且被设置在有源鳍结构上。源/漏电极的上表面具有第一宽度并且源/漏电极的下表面具有小于第一宽度的第二宽度。第一空气间隔物被插置在源/漏电极的第一侧壁和第一金属栅电极之间。第二空气间隔物被插置在源/漏电极的第二侧壁和第二金属栅电极之间。第一空气间隔物和第二空气间隔物在交叉第一方向的第二方向上延伸。

附图说明

通过参考附图详细描述本发明构思的示例实施方式，本发明构思的这些及其它特征将变得更加明显，其中：

图1是根据本发明构思的一示例实施方式制造半导体器件的流程图；

图2A到12A示出根据图1的流程图形成的半导体器件的平面图；

图2B到12B示出沿图2A到12A的X-X'截取的截面图；

图13是根据本发明构思的一示例实施方式的制造半导体器件的流程图；

图14A到23A示出根据图13的流程图形成的半导体器件的平面图；

图14B到23B示出沿图14A到23A的X-X'截取的截面图；

图24是具有根据本发明构思的一示例实施方式制造的半导体器件的半导体模块；