[发明专利]一种具有动态诊断故障能力的数字量采集电路有效

专利信息
申请号: 201611187259.7 申请日: 2016-12-20
公开(公告)号: CN107065716B 公开(公告)日: 2020-05-22
发明(设计)人: 冷强;王冬 申请(专利权)人: 中核控制系统工程有限公司
主分类号: G05B19/048 分类号: G05B19/048;G08C19/36
代理公司: 核工业专利中心 11007 代理人: 任超
地址: 100176 北京市*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 具有 动态 诊断 故障 能力 数字 采集 电路
【权利要求书】:

1.一种具有动态诊断故障能力的数字量采集电路,其特征在于:所述的数字量采集电路应用于核电安全级DCS系统,包括光耦信号采集电路和光继电器动态诊断电路;

所述的光耦信号采集电路包含两路通道,其中一路为处理FPGA通道与处理FPGA连接,该通道包括第二电阻(R2)、第七电阻(R7)和第四电阻(R4)以及光耦(OA1)中的第四二极管(D4)和第一三极管(Q1);另一路为诊断FPGA通道与诊断FPGA连接,该通道包括第三电阻(R3)、第八电阻(R8)和第五电阻(R5)以及光耦(OA1)中的第五二极管(D5)和第二三极管(Q2);

所述的光继电器动态诊断电路包括第一光继电器(KA1)和第二光继电器(KA2),其中第一光继电器(KA1)内第二二极管(D2)的正极连接管脚1,负极连接管脚2,两个金属-氧化物半导体场效应晶体管的源极连在一起,漏极分别与管脚3和管脚4连接;第二光继电器(KA2)内第三二极管(D3)的正极连接管脚1,负极连接管脚2,两个金属-氧化物半导体场效应晶体管的源极连在一起,漏极分别与管脚3和管脚4连接;

其中,上述的第二电阻(R2)和第三电阻(R3)并联后的一端与现场数字量信号(DI_01)输入的正极连接,另一端与第七电阻(R7)和第八电阻(R8)并联后的一端连接,第七电阻(R7)和第八电阻(R8)并联后的另一端与第四电阻(R4)和第五电阻(R5)并联后的一端连接,第四电阻(R4)和第五电阻(R5)并联后的另一端与现场数字量信号(DI_01)输入的负极连接并接地,在现场数字量信号(DI_01)输入的正负极之间并联一个TVS管用来防止过压;

所述的现场数字量信号(DI_01)输入的正极同时与第一二极管(D1)的负极相连,第一二极管(D1)的正极接在第一光继电器(KA1)的3管脚,第一光继电器(KA1)的4管脚接24V查询电压,第一光继电器(KA1)的2管脚连接诊断FPGA,1管脚通过第一电阻(R1)接3.3V上拉电源;

所述的第二光继电器(KA2)与第七电阻(R7)并联,第二光继电器(KA2)的2管脚连接诊断FPGA,1管脚通过第六电阻(R6)接3.3V上拉电源;

所述的光耦(OA1)内部含有第四二极管(D4)、第五二极管(D5)、第一三极管(Q1)和第二三极管(Q2);第四二极管(D4)和第五二极管(D5)的正极接在第七电阻(R7)和第八电阻(R8)并联后的一端,负极接在第七电阻(R7)和第八电阻(R8)并联后的另一端;第一三极管(Q1)和第二三极管(Q2)的发射极均接地,第一三极管(Q1)的集电极连接处理FPGA,第二三极管(Q2)的集电极连接诊断FPGA;

当现场数字量信号(DI_01)输入时,一路信号供给处理FPGA通道进行处理,同时另一路信号供给诊断FPGA通道进行诊断,以保证当处理FPGA通道不能正常工作时,及时将本模块的状况上报;在诊断过程中,处理FPGA通道与诊断FPGA通道的动态诊断方式相同。

2.如权利要求1所述的一种具有动态诊断故障能力的数字量采集电路,其特征在于:所述的第一三极管(Q1)的集电极和第二三极管(Q2)的集电极分别通过第九电阻(R9)和第十电阻(R10)与3.3V识别电压连接。

3.如权利要求1所述的一种具有动态诊断故障能力的数字量采集电路,其特征在于:当无动态诊断时,即第一光继电器(KA1)和第二光继电器(KA2)的2管脚输入都为高,二者的二极管均不导通,若现场数字量信号(DI_01)输入为0V,则加在第二电阻(R2)、第七电阻(R7)和第四电阻(R4)之间的电压为0V,此时第四二极管(D4)分压分到0V,小于其导通电压1.08V,则第四二极管(D4)不导通,则光耦(OA1)的第一三极管(Q1)也打不开,此时回读到处理FPGA的逻辑是通过第十电阻(R10)上拉到3.3V的高电平“1”;

若现场数字量信号(DI_01)输入为24V,则加在第二电阻(R2)、第七电阻(R7)和第四电阻(R4)之间的电压为24V,此时第四二极管(D4)通过分压分到2.4V的电压,大于其导通电压1.08V,则第四二极管(D4)导通,则光耦(OA1)的第一三极管(Q1)也因此打开,此时回读到处理FPGA的逻辑是通过光耦(OA1)下拉到地的低电平“0”。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中核控制系统工程有限公司,未经中核控制系统工程有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201611187259.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top