[发明专利]偶极子天线中的具备SiO2 有效
| 申请号: | 201611184766.5 | 申请日: | 2016-12-20 |
| 公开(公告)号: | CN106876269B | 公开(公告)日: | 2020-08-21 |
| 发明(设计)人: | 张小明;汪曦凌;尹晓雪 | 申请(专利权)人: | 安徽安芯电子科技股份有限公司 |
| 主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L21/20 |
| 代理公司: | 北京久诚知识产权代理事务所(特殊普通合伙) 11542 | 代理人: | 余罡 |
| 地址: | 安徽省池州市经济技*** | 国省代码: | 安徽;34 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 偶极子 天线 中的 具备 sio base sub | ||
1.一种偶极子天线中的具备SiO2保护层的SPiN二极管的制备方法,其特征在于,所述偶极子天线包括:SOI衬底(1)、第一天线臂(2)、第二天线臂(3)和同轴馈线(4);所述第一天线臂(2)和第二天线臂(3)包括多个具备SiO2保护层的SPiN二极管串,所述SiO2保护层的SPiN二极管串由依次首尾相连的具备SiO2保护层的SPiN二极管构成,所述SiO2保护层的SPiN二极管的制造方法包括如下步骤:
(a)选取SOI衬底;刻蚀SOI衬底形成有源区沟槽;
(b)利用氧化工艺,对所述有源区沟槽侧壁进行氧化以在所述有源区沟槽侧壁形成氧化层;
(c)利用湿法刻蚀工艺刻蚀所述氧化层以完成对所述有源区沟槽侧壁的平整化;
(d)对所述有源区沟槽利用原位掺杂工艺分别淀积P型Si材料和N型Si材料形成P区和N区;其中,包括如下步骤:
(d1)在整个衬底表面淀积第二保护层;
(d2)采用第二掩膜板,利用光刻工艺在所述第二保护层表面形成P区图形;
(d3)利用湿法刻蚀工艺去除P区图形上的所述第二保护层;
(d4)利用原位掺杂工艺,在所述有源区沟槽内淀积P型Si材料;
(d5)采用第三掩膜版,利用干法刻蚀工艺刻蚀所述P型Si材料以在所述有源区沟槽的侧壁形成所述P区;
(d6)利用选择性刻蚀工艺去除整个衬底表面的所述第二保护层;
(d7)在整个衬底表面淀积第三保护层;
(d8)采用第四掩膜板,利用光刻工艺在所述第三保护层表面形成N区图形;
(d9)利用湿法刻蚀工艺去除N区图形上的所述第三保护层;
(d10)利用原位掺杂工艺,在所述有源区沟槽内淀积N型Si材料;
(d11)采用第五掩膜版,利用干法刻蚀工艺刻蚀所述N型Si材料以在所述有源区沟槽的另一侧壁形成所述N区;
(d12)利用选择性刻蚀工艺去除整个衬底表面的所述第三保护层;
(e)平整化衬底表面;利用CVD方法在衬底表面淀积SiO2层将有源区沟槽填满;
(f)光刻引线孔并金属化处理以形成所述SiO2保护层的SPiN二极管。
2.如权利要求1所述的制备方法,其特征在于,所述偶极子天线还包括直流偏置线,所述直流偏置线采用化学气相淀积的方法固定于SOI衬底上;其中,所述第一天线臂(2)和所述第二天线臂(3)分别设置于所述同轴馈线(4)的两侧。
3.如权利要求1所述的制备方法,其特征在于,所述第一天线臂(2)包括依次串接的第一SPiN二极管串(w1)、第二SPiN二极管串(w2)及第三SPiN二极管串(w3),所述第二天线臂(3)包括依次串接的第四SPiN二极管串(w4)、第五SPiN二极管串(w5)及第六SPiN二极管串(w6);
其中,所述第一SPiN二极管串(w1)的长度等于所述第六SPiN二极管串(w6)的长度,所述第二SPiN二极管串(w2)的长度等于所述第五SPiN二极管串(w5)的长度,所述第三SPiN二极管串(w3)的长度等于所述第四SPiN二极管串(w4)的长度。
4.如权利要求1所述的制备方法,其特征在于,步骤(a)包括:
(a1)利用CVD工艺,在所述SOI衬底表面形成第一保护层;
(a2)采用第一掩膜版,利用光刻工艺在所述第一保护层上形成有源区图形;
(a3)利用干法刻蚀工艺,在所述有源区图形的指定位置处刻蚀所述第一保护层及所述SOI衬底的顶层Si层从而形成有所述有源区沟槽。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安徽安芯电子科技股份有限公司,未经安徽安芯电子科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611184766.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





