[发明专利]数字锁相环

说明书

本公开描述了一种用于跟踪可变频率输入信号的全数字锁相环系统和操作方法。所述ADPLL系统包括数字锁相环和数控振荡器的模型，所述数字锁相环包括所述数控振荡器。所述模型将所述数控振荡器的性质表示为频率的函数，并且具有被布置成接收指示当前目标频率的信号的模型输入端。所述模型被配置成输出至少一个控制信号以将所述数控振荡器的频率控制在更接近于当前目标频率。所述数字锁相环被配置成控制所述数控振荡器以减小所述数控振荡器的频率与所述当前目标频率之间的任何差异，所述任何差异由所述数控振荡器的所述模型与所述数控振荡器之间的任何偏差产生。

技术领域

本说明书涉及数字锁相环，并且更具体地涉及所有数字锁相环系统和包括此类系统的装置，以及相关的操作方法。

背景技术

锁相环通常是已知的，并且具有一系列不同应用。一般来说，锁相环PLL通过基于输出信号和输入信号的相应的相位之间的关系将输出信号锁定到输入信号，提供产生具有跟踪输入信号的参考频率的高度稳定频率的振荡输出信号的方式。锁相环的常用实施方案包括确定输入参考频率和反馈信号之间的相位差的鉴相器。指示相位差的信号穿过滤波器(通常为低通滤波器)，并且用于控制振荡器，该振荡器的输出端提供输出信号。输出信号的样本经由控制回路(有时包括除以N元件)被反馈以将反馈信号提供到鉴相器。振荡器可以被控制成基于反馈信号的相位和输入信号中的相位之间的差值增大或减小该振荡器的振荡频率，使得输入信号和输出信号之间的相位差保持恒定。

除以N元件可以用于设置或改变输入参考频率和输出信号的频率之间的关系。

锁相环可以被实施为模拟锁相环、数字锁相环(DPLL)(该数字锁相环(DPLL)可以包括一些数字元件)或全数字锁相环(ADPLL)。

一般由控制回路的带宽确定锁相环的响应速率，该带宽取决于包括滤波器的属性的许多因素。在一些应用中，其中参考频率的频率不改变，或仅缓慢地改变，锁相环的响应速率可能是不重要的。然而，在其它应用中，其中参考频率的确变化，锁相环的响应速率可能是相关的。

从而，在一些应用中，可以迅速跟踪其输入参考信号的频率中的改变的数字锁相环可以是有益的。

发明内容

根据本公开的第一方面，提供了一种用于提供跟踪可变频率输入信号的可变频率输出信号的全数字锁相环系统，包括：数字锁相环，该数字锁相环包括数控振荡器，该数控振荡器具有被布置成提供可变频率输出信号的输出端；以及数控振荡器的模型，其中该模型将数控振荡器的性质表示为频率的函数，该模型具有被布置成接收指示可变频率输入信号的当前目标频率的信号的模型输入端，其中数控振荡器的模型被配置成输出至少一个控制信号，以控制数控振荡器的频率更接近当前目标频率，并且其中数字锁相环被配置成控制数控振荡器，以减小数控振荡器的频率与当前目标频率之间的任何差异，该任何差异由数控振荡器的模型与当前目标频率下的数控振荡器之间的任何偏差产生。

在一个或多个实施例中，数字锁相环可以包括滤波器，并且至少一个控制信号可以被布置成修改滤波器的输出信号以控制数控振荡器的频率。

在一个或多个实施例中，至少一个控制信号可以被供应到数控振荡器以控制数控振荡器的频率。

在一个或多个实施例中，数控振荡器的模型可以被配置成生成多个控制信号，每个控制信号提供数控振荡器的频率的不同的控制细度。

在一个或多个实施例中，多个控制信号可以包括提供粗调控制的第一控制信号、提供中度控制的第二控制信号和提供精细控制的第三控制信号。

在一个或多个实施例中，锁相环可以包括滤波器，并且第一控制信号、第二控制信号和第三控制信号可以被布置成修改滤波器的相应的第一输出信号、第二输出信号和第三输出信号以控制数控振荡器的频率。