[发明专利]一种低采样率的串口通讯时钟数据恢复系统

说明书

一种低采样率的串口通讯时钟数据恢复系统，涉及高速串口通讯系统领域；采样数据经过1/4速率Alexander鉴相器，比较数据和八相时钟的相位关系，UP和DN信号控制电荷泵充放电，然后经过比较器、计数器控制相位选择/相位插值电路。相位选择/相位插值电路对八相参考时钟进行选择、插值操作，输出一对正交时钟进入延迟锁相环，延迟锁相环产生八相时钟分别对输入数据采样。直到八相采用时钟中四相时钟对准数据的跳变沿，则剩下的四相时钟此时对准数据中间，这四相时钟就是所恢复的数据采样时钟；降低了采样时钟的频率，采样时钟的频率为数据速率的1/4，使得时钟电路的设计简化，同时降低了电路的动态功耗。

技术领域

本发明涉及一种高速串口通讯系统领域，特别是一种低采样率的串口通讯时钟数据恢复系统。

背景技术

在高速串口通讯系统中，由于受到噪声的影响，数据在传输时会产生延迟或者幅度失真，因此在接收端需要对数据重新进行定位，即时钟数据恢复。串口通讯的接收器接收衰减的输入串行信号，并需要根据其跳变沿信息提取出时钟信息，从提取出的时钟信息可以估计数据相位的状态。由于时钟信息隐藏在所要传输的串行数据中，接收通道中的时钟和数据恢复电路必须采用特定的算法，能够根据本地时钟和输入数据的相位差来正确的调整本地采样时钟的相位，以保证采样时钟的相位能够位于输入数据码元的中间位置。

现有时钟数据恢复电路一般采用全速率或半速率结构，在高速串行数据恢复时，对采样时钟的频率要求较高，提高了时钟电路的设计难度。

发明内容

本发明的目的在于克服现有技术的上述不足，提供一种低采样率的串口通讯时钟数据恢复系统，降低了采样时钟的频率，采样时钟的频率为数据速率的1/4，使得时钟电路的设计简化，同时降低了电路的动态功耗。

本发明的上述目的是通过如下技术方案予以实现的：

一种低采样率的串口通讯时钟数据恢复系统，包括接收均衡器模块、1/4速率alexander鉴相器模块、串转并模块、电荷泵模块、比较器模块、计数器模块、第一延迟锁相环模块、8相参考时钟模块、相位选择/相位插值模块、第二延迟锁相环模块、相位选择控制模块和相位插值控制模块；

接收均衡器模块：接收外部光电转换模块传来的1.25GHz的串行信号，对串行信号进行补偿，生成补偿后的串行信号；并将补偿后的串行信号传输至1/4速率alexander鉴相器模块；

第一延迟锁相环模块：生成312.5MHz的参考时钟信号，并将参考时钟信号等值转换为8相参考时钟信号，并将8相参考时钟信号传输至相位选择/相位插值模块；

计数器模块：接收比较器模块传来的高信号或低信号，对高信号或低信号进行计数并累加，生成7bit的控制信号；输出的7bit的控制信号将高3位bit信号传输至相位选择控制模块；将低4位bit信号传输至相位插值控制模块；

相位选择控制模块：接收计数器模块传来的高3位bit信号，发出相位选择控制信号至相位选择/相位插值模块；

相位插值控制模块：接收计数器模块传来的低4位bit信号，发出相位插值控制信号至相位选择/相位插值模块；

相位选择/相位插值模块：接收第一延迟锁相环模块传来的8相参考时钟信号；接收相位插值控制模块传来的相位选择控制信号，从8相参考时钟信号选择一相需要的采样时钟信号；接收相位插值控制模块传来的相位插值控制信号，对所选的一相需要的采样时钟信号进行相位插值处理，得到相位插值后的采样时钟信号；并将相位插值后的采样时钟信号传输至第二延迟锁相环模块；

第二延迟锁相环模块：接收相位选择/相位插值模块传来的相位插值后的采样时钟信号，将相位插值后的采样时钟信号转换为8相恢复采样时钟信号，并将8相恢复采样时钟信号传输至1/4速率alexander鉴相器模块；