[发明专利]一种单总线传输方法及系统

说明书

本发明公开了一种单总线传输方法，该方法包括：接收到系统开始信号，编码控制模块产生控制信号输入至所述发送编码模块；检测编码控制模块产生的控制信号是否有效；若有效则产生编码控制信号；若否则继续检测；根据编码控制信号，所述发送编码模块生成模拟单信号输出；根据与编码原则对应的译码原则，通过比较电路及译码电路输出分离后的数据输出信号和时钟输出信号。本发明还公开了一种对应的单总线的传输系统。本发明通过简单的系统及方法，通过无损失的复合编码及接收解码，简化了总线的数据位宽，实现可靠简单的数据传输控制。

技术领域

本发明涉及电路与系统技术领域，尤其涉及一种信号的传输方法及系统。

背景技术

集成电路的通用总线传输接口包含IIC/SPI/CAN/UART等总线接口协议，这些总线接口的时钟及数据是分开传输的，在接收端，处理时钟信号后再用于同步接收数据，导致连接端口至少需要两根线。在多个总线设备的连接方案中，需要额外的连接端口，占用较大的系统面积，使系统的端口复杂且会增加系统的成本。

发明内容

为解决上述技术问题，本发明公开了一种单总线传输方法，该方法包括：

接收到系统开始信号，编码控制模块产生控制信号输入至所述发送编码模块；

检测编码控制模块产生的控制信号是否有效；

若编码控制模块输出的控制信号有效，则根据数据输入信号及时钟输入信号，通过逻辑单元电路产生编码控制信号；若否，则继续检测编码控制模块输出的控制信号是否有效；

根据编码控制信号，所述发送编码模块完成时钟信号和数据信号的编码合成，输出生成包括三种电平值的模拟单信号；

所述模拟单信号分别输入至两个比较器，比较结果输出至译码电路；

根据与编码原则对应的译码原则，通过译码电路输出分离后的数据输出信号和时钟输出信号。

所述编码控制模块产生控制信号输入至所述发送编码模块中，所述编码控制模块产生控制信号包括如下步骤：

检测接收到的系统开始信号是否有效；

若系统开始信号有效，则检测所述时钟数据分离模块是否接入电路；

若所述时钟数据分离模块接入电路，则控制信号为有效状态；否则，控制信号为无效状态；

重新检测系统开始信号是否有效。

所述根据发送编码模块生成包括三种电平值的模拟单信号A_BUS输出包括以下步骤：

检测到编码控制模块输出的有效控制信号；

检测时钟输入信号的上沿；

当检测到时钟输入信号的上沿时，检测数据输入信号的电平值；

通过所述模拟单信号的电平值一记录数据输入信号的高电平；

通过所述模拟单信号的电平值三记录数据输入信号的低电平；

通过所述模拟单信号的初始值和常态值为所述中间电平；

所述中间电平为零电平和电源电压之间的任意电平值，且取值位于电平值一和电平值三之间。

所述电平值一为所述模拟高电平，所述电平值三为所述模拟低电平；或

所述所述电平值一为所述模拟低电平，所述电平值三为所述模拟高电平。

所述模拟单信号分别输入至两个比较器，所述两个比较器中一个比较器的基准电压的取值为大于所述中间电平且小于所述模拟高电平的任意电平值；另一比较器的基准电压的取值为大于所述模拟低电平和所述中间电平的任意电平值。