[发明专利]一种单总线传输方法及系统

权利要求书

1.一种单总线传输方法，其特征在于：该方法包括：

接收到系统开始信号，编码控制模块产生控制信号输入至发送编码模块；

检测编码控制模块产生的控制信号是否有效；

若编码控制模块输出的控制信号有效，则根据数据输入信号及时钟输入信号，通过逻辑单元电路产生编码控制信号；若否，则继续检测编码控制模块输出的控制信号是否有效；

根据编码控制信号，所述发送编码模块完成时钟信号和数据信号的编码合成，输出生成包括三种电平值的模拟单信号；

所述输出生成包括三种电平值的模拟单信号包括以下步骤：

检测到编码控制模块输出的有效控制信号；

检测时钟输入信号的上沿；

当检测到时钟输入信号的上沿时，检测数据输入信号的电平值；

通过所述模拟单信号的电平值一记录数据输入信号的高电平；

通过所述模拟单信号的电平值三记录数据输入信号的低电平；

通过所述模拟单信号的初始值和常态值为中间电平；

所述中间电平为零电平和电源电压之间的任意电平值，且取值位于电平值一和电平值三之间；

所述模拟单信号分别输入至两个比较器，比较结果输出至译码电路；所述两个比较器中一个比较器的基准电压的取值为大于所述中间电平且小于模拟高电平的任意电平值；另一比较器的基准电压的取值为大于模拟低电平和所述中间电平的任意电平值；

根据与编码原则对应的译码原则，通过译码电路输出分离后的数据输出信号和时钟输出信号。

2.根据权利要求1所述的单总线传输方法，其特征在于，所述编码控制模块产生控制信号输入至所述发送编码模块中，所述编码控制模块产生控制信号包括如下步骤：

检测接收到的系统开始信号是否有效；

若系统开始信号有效，则检测时钟数据分离模块是否接入电路；

若所述时钟数据分离模块接入电路，则控制信号为有效状态；否则，控制信号为无效状态；

重新检测系统开始信号是否有效。

3.根据权利要求1所述的单总线传输方法，其特质在于，所述电平值一为模拟高电平，所述电平值三为模拟低电平；或

所述电平值一为模拟低电平，所述电平值三为模拟高电平。

4.根据权利要求3所述的单总线传输方法，其特征在于，所述两个比较器的基准电压分别为0.5倍所述模拟高电平、0.5倍所述模拟低电平_。

5.一种单总线的传输系统，其特征在于，该单总线传输系统包括发送编码模块、编码控制模块、时钟数据分离模块，其中，

所述编码控制模块用于接收到系统开始信号后，产生有效的控制信号，输入至所述发送编码模块；

所述发送编码模块用于根据所述编码控制模块输入的编码控制信号，根据输入的数据输入信号和时钟输入信号，编码得到包括三种电平值的模拟单信号输出，该三种电平值指模拟高电平、中间电平和模拟低电平；

所述时钟数据分离模块用于接收到模拟单信号后，通过比较及译码得到分离后的数据输出信号及时钟输出信号；

所述发送编码模块还包括输出控制单元、置零单元、下拉单元、上拉单元；其中，所述输出控制单元用于产生输出的置零控制信号和下拉控制信号，根据该置零控制信号和下拉控制信号，控制所述置零单元和下拉单元，实现模拟单信号的模拟低电平和中间电平；

所述置零单元用于根据置零控制信号和下拉控制信号，使下拉单元断开，在所述上拉单元和置零单元的作用下，所述模拟单信号等于所述模拟低电平；

所述下拉单元用于根据置零控制信号和下拉控制信号，在所述上拉单元和内部下拉电路的作用下，使所述模拟单信号等于中间电平；

所述上拉单元用于根据置零控制信号和下拉控制信号，在所述置零单元、下拉单元及内部上拉电路的作用下，使所述模拟单信号等于所述模拟高电平；

所述时钟数据分离模块包括比较器一、比较器二及译码电路；其中，

所述比较器一用于实现所述模拟单信号和基准电压一的比较，输出比较结果；

所述比较器二用于实现所述模拟单信号和基准电压二的比较，输出比较结果；

所述译码电路用于根据所述比较器一和比较器二输出的两个比较结果，以及所述发送编码模块的编码原理，相应译码得到分离后的数据输出信号和时钟输出信号。

6.根据权利要求5所述的一种单总线的传输系统，其特征在于，所述译码电路为逻辑门电路。