[发明专利]一种GPU统一染色处理阵列的调试结构

说明书

一种GPU统一染色处理阵列的调试结构，包含GPU与主机之间的总线接口单元、染色任务调度单元、多个统一染色阵列中的控制和状态寄存器、多个染色器簇程序入口寄存器，以及对统一染色阵列内部局部存储器进行访问的窗口访问控制逻辑。基于上述功能单元，本发明可以连续向统一染色阵列中注入不超过最大任务数量的任意多个染色任务；每一种染色任务的类型可以任意指定；不同种类染色任务的处理方式可以任意指定；主机可以获取所有染色任务的处理结果。

技术领域

本发明涉及计算机硬件技术领域，尤其涉及GPU统一染色处理阵列的调试结构。

背景技术

随着图形化应用的不断增加，早期单靠CPU进行图形绘制的解决方案已经难以满足成绩和技术增长的图形处理需求，图形处理器(Graphic Processing Unit，GPU)应运而生。从1999年Nvidia发布第一款GPU产品至今，GPU技术的发展主要经历了固定功能流水线阶段、分离染色器架构阶段、统一染色器架构阶段，其图形处理能力不断提升，应用领域也从最初的图形绘制逐步扩展到通用计算领域。GPU流水线高速、并行的特征和灵活的可编程能力，为图形处理和通用并行计算提供了良好的运行平台。

目前，我国尚无基于统一染色架构的GPU，各领域显示控制系统中大量采用国外进口的商用GPU芯片。尤其是在军用领域中，国外进口商用GPU芯片存在温度和环境适应性差、无法保证电路本身或配套软件没有“后门”、包含大量军用领域不需要的冗余功能单元，功耗指标无法满足要求、商用GPU芯片更新换代快，随时面临停产、断档，难以满足武器装备持续保障等缺陷，在安全性、可靠性、保障性等方面的存在重大隐患。而且，出于政治、军事、经济等原因，国外对我国实行技术“封锁”和产品“垄断”，难以获得GPU芯片的底层技术资料，如寄存器资料、详细内部微架构、核心软件源码等，导致GPU功能、性能无法充分发挥，且移植性较差；上述问题严重制约了我国显示系统的独立研制和自主发展。

尤其是GPU统一染色阵列调试机制，是GPU图形处理流水线微架构的核心设计与验证技术，突破GPU统一染色阵列调试关键技术，研制高性能图形处理器芯片迫在眉睫。

发明内容

本发明公开了一种GPU统一染色处理阵列的调试结构，能够实现在设计验证和使用过程中，主机对GPU统一染色阵列中所有染色任务属性数据的简便、高效访问。

本发明的技术解决方案是：

一种GPU统一染色处理阵列的调试结构，包括：

包含GPU与主机之间的总线接口单元(1)(PCIe EP)、染色任务调度单元(2)、多个统一染色阵列中的控制和状态寄存器(3)(CSR，Control and Status Register)、多个染色器簇程序入口寄存器(4)(SPE，Shader Program Entry)，以及对统一染色阵列内部局部存储器进行访问的窗口访问控制逻辑(5)；

主机通过总线接口单元(1)配置染色任务调度单元(2)，确定染色任务的调度模式，即每个染色任务中多个独立顶点和像素的MASK标识和染色任务在SSC中的位置信息；

主机通过总线接口单元(1)配置控制和状态寄存器(3)，确定统一染色阵列中多个SSC的工作模式；

主机通过总线接口单元(1)配置染色器簇程序入口寄存器(4)，确定统一染色阵列中多个SSC执行染色程序时的入口地址；

主机通过总线接口单元(1)配置窗口访问控制逻辑(5)，确定窗口控制逻辑的工作模式；

主机通过总线接口单元(1)根据染色任务调度单元(2)中的调度模式信息，通过访问窗口访问控制逻辑(5)中的地址窗口寄存器和数据窗口寄存器将要调试的染色任务数据送入统一染色阵列中不同的SSC中，调试准备工作结束；