[发明专利]一种GPU统一染色处理阵列的调试结构

权利要求书

1.一种GPU统一染色处理阵列的调试结构，其特征在于，包括：

包含GPU与主机之间的总线接口单元(1)、染色任务调度单元(2)、多个统一染色阵列中的控制和状态寄存器(3)、多个染色器簇程序入口寄存器(4)，以及对统一染色阵列内部局部存储器进行访问的窗口访问控制逻辑(5)；

主机通过总线接口单元(1)配置染色任务调度单元(2)，确定染色任务的调度模式，即每个染色任务中多个独立顶点和像素的MASK标识和染色任务在SSC中的位置信息；

主机通过总线接口单元(1)配置控制和状态寄存器(3)，确定统一染色阵列中多个SSC的工作模式；

主机通过总线接口单元(1)配置染色器簇程序入口寄存器(4)，确定统一染色阵列中多个SSC执行染色程序时的入口地址；

主机通过总线接口单元(1)配置窗口访问控制逻辑(5)，确定窗口控制逻辑的工作模式；

主机通过总线接口单元(1)根据染色任务调度单元(2)中的调度模式信息，通过访问窗口访问控制逻辑(5)中的地址窗口寄存器和数据窗口寄存器将要调试的染色任务数据送入统一染色阵列中不同的SSC中，调试准备工作结束；

统一染色阵列根据控制和状态寄存器(3)和染色器簇程序入口寄存器(4)并行执行染色程序，并将执行结果写入染色器内核的存储器中；

主机通过总线接口单元(1)通过访问窗口访问控制逻辑(5)中的地址窗口寄存器和数据窗口寄存器将调试的染色任务的执行结果从染色器内核的存储器中读回主机，调试工作结束。

2.如权利要求1所述的一种GPU统一染色处理阵列的调试结构，其特征在于，

所述GPU与主机之间的总线接口单元(1)能够对染色任务调度单元(2)、窗口访问控制逻辑(5)，以及多个染色器簇程序入口寄存器(4)进行配置访问.

3.如权利要求1所述的一种GPU统一染色处理阵列的调试结构，其特征在于，

所述染色任务调度单元(2)进行顶点和像素染色任务的调度，至少包括对顶点和像素染色任务属性数据的传输，以及对染色任务类型、任务掩码和数据准备好标识的设置。

4.如权利要求1所述的一种GPU统一染色处理阵列的调试结构，其特征在于，

所述统一染色阵列中的控制和状态寄存器(3)包含一组寄存器，用来存储统一染色阵列中某个染色器簇的控制和状态信息，至少包括在当前染色器簇上运行的所有染色任务的类型、所有染色任务的掩码、数据准备好标识，以及染色任务执行完成标志。

5.如权利要求1所述的一种GPU统一染色处理阵列的调试结构，其特征在于，

所述染色器簇程序入口寄存器(4)用来存储统一染色阵列中某个染色器簇上，用来进行顶点和像素染色任务处理的顶点染色程序和像素染色程序在显示存储器中的入口地址；染色器簇程序入口寄存器(4)可以根据用户指定的顶点染色程序和像素染色程序在显示存储器中的实际起始地址随意指定。

6.如权利要求1所述的一种GPU统一染色处理阵列的调试结构，其特征在于，

所述窗口访问控制逻辑(5)包括多个专用的窗口寄存器；通过多个专用的窗口寄存器可以实现对统一染色阵列所有染色器簇中用来存储染色任务属性数据的局部存储器(LocalSRAM)进行访问；

所述窗口访问控制逻辑中的多个专用窗口寄存器至少包括地址窗口寄存器、数据窗口寄存器，以及窗口访问模式寄存器；其中，地址窗口寄存器用来存储需要访问的某个染色器簇中局部存储器的地址，以及本次访问的读写控制信号；数据窗口寄存器用来存储要写入某个染色器簇中局部存储器的数据，或者从某个染色器簇中局部存储器读出的数据，根据不同的图形状态参数访问数据通路宽度，包含一个或多个32b寄存器；窗口访问模式寄存器中的标志位用来在正常图形处理模式和调试模式间进行选择。

7.如权利要求1所述的一种GPU统一染色处理阵列的调试结构，其特征在于：主机可以对窗口访问控制逻辑(5)中的窗口访问模式寄存器进行配置，使窗口工作于正常图形处理模式或者调试模式。