[发明专利]通用型高速LDPC码编码方法及编码器

说明书

技术领域

本发明涉及无线通信领域，其针对发送端信道编码器大吞吐量的需求，设计和实现了一种通用型高速低密度奇偶校验码(LDPC码)编码方法及编码器。

背景技术

随着高速数据传输业务的快速发展，人们对信息传输的质量和速率要求越来越高，高速LDPC码编译码器在通信系统中的应用需求更加强烈。在固有的信道环境下，如何既满足越来越高的数据传输速率要求，又保证信息传输的可靠性，是信道编码技术研究的主要任务和目标。

LDPC码是一种线性分组码，由Gallager博士于1963年在其博士论文中首次提出。作为一种性能优良的信道编码，LDPC码校验矩阵具有稀疏特性，不仅描述简单、编译码复杂度比较低，而且错误平台较低，后被证明距香农限仅0.0045dB，编译码可以实现硬件并行处理，在现行通信标准中得到了广泛应用。LDPC码是Turbo码的强有力竞争者，并且性能逐渐优于Turbo码。

人们对LDPC码的批评主要集中在高编码复杂度上，如何实现快速编码一直是LDPC码的一个研究热点。具有代表性的主要有以下几种：(1)基于LU分解的编码，即对校验矩阵进行LU分解，利用前后迭代进行编码，其优点是能够保持校验矩阵的稀疏特性，运算复杂度与码长成线性关系；缺点是预处理复杂度较高，需要寻找优良的分解方法以保持矩阵的稀疏性，前后迭代运算时延较大。(2)基于近似下三角矩阵的编码，对校验矩阵不作高斯消元，而是进行行列置换，得到近似下三角的矩阵结构，从而通过对检验矩阵进行分解，对编码过程分步计算，降低编码复杂度。Richardson给出了将检验矩阵通过行列置换变的贪心算法，但此算法对长码进行置换时复杂度仍然较高。(3)基于准循环LDPC码的编码。准循环LDPC码具有一定简单编码结构，不但可以釆用循环移位寄存器的进行存储，还可以采取并行译码的结构进行译码，降低了存储资源和硬件实现的复杂度，不足之处是对校验矩阵具有更加特殊的要求，对一般LDPC码、特别是随机构造的LDPC码不具备通用性。

上述编码算法都对编码复杂度进行了一定优化，但同时也有一定的局限性，后两种方法的缺陷是对码的结构具有一定要求，对一般LDPC码、特别是随机构造的LDPC码的适用性不强；在硬件电路的设计上，三种编码方案都是用迭代的方式处理，逻辑电路的并行度不够高，一定程度上增大了编码延时。

发明内容

在节约硬件资源的前提下，为最大限度的降低编码时延、提高编码器速率，本发明从编码算法的通用性出发，提出一种通用型高速LDPC码编码方法及编码器，该方法将LDPC码的校验矩阵通过行列置换和高斯消元，使每个校验位的运算只与预处理后矩阵的对应行相关，具备了可以灵活并行处理的结构；在编码器的硬件设计上，本发明提出了一种校验位并行分步运算的编码器架构，通过同时计算所有校验位，分步处理单个校验位，有效地降低了硬件实现复杂度，缩短了关键路径时延，实现了编码速率的极大提高。此外，本发明所述装置采用(4480,3920)LDPC码，基于Xilinx公司的Virtext-7系列芯片，实现了通用型的高速LDPC码编码器，可以应用在速率为15.1Gbps的高速数据传输系统中。

本发明采用的技术方案为：一种基于高斯消元的通用型高速LDPC码编码方法，主要包括以下步骤：

步骤一、对LDPC码的校验矩阵进行预处理：

对于一个(n,k)LDPC码，设码字空间为C，校验序列用p表示，信息序列用s表示，则其码长为n，信息位个数为k，校验位个数为m，m＝n-k，则LDPC码可以由校验矩阵H唯一确定和描述，矩阵大小为m×n。

校验矩阵H的每一行对应一个校验方程，每一列对应码字中的一个比特。例如，对于一个(12,6)LDPC码的校验矩阵H，设向量c＝[c₁,c₂,c₃,…,c₁₂]，当且仅当满足：

H×c^T＝0(1)

时，c是该码的一个码字，下式表示该码的校验矩阵和对应的校验方程。

线性分组码通过校验矩阵进行编码，是利用的码字空间C与校验矩阵H的正交性来求得码字：

c×H^T＝0(3)