[发明专利]一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法

说明书

本发明公开了一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法。该锆基栅介质材料通过稀土化合物掺杂氧化锆，经退火结晶化处理而得。其制备方法为：(1)采用磁控溅射、激光溅射技术制备稀土化合物与氧化锆混合均匀的锆基薄膜，或者采用ALD技术制备稀土化合物与氧化锆的叠层结构薄膜；(2)对所形成的锆基薄膜或叠层结构薄膜进行退火结晶化处理，退火温度范围在300～1100℃，退火气氛为Ar、H₂、N₂、NO₂、NO、NH₃、O₂、O₃中的一种或者几种。本发明采用稀土化合物掺杂氧化锆，可以优化锆基栅介质的能带结构，同时有效控制锆基栅介质氧空位含量，减小漏电流，提高锆基栅介质材料的综合性能。

技术领域

本发明涉及一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法，属于半导体技术领域。

背景技术

随着半导体工业发展，具有介电常数(16～20)、禁带宽度(5.8eV)和导带偏移量(1.5eV)、以及与Si的热稳定性好等优异性能的HfO₂栅介质材料已经成功取代传统器件栅介质材料SiO₂和SiON，应用于45、32、22nm技术节点。然而面对16/14nm技术节点以及之后的技术节点，HfO₂栅介质材料的介电常数值已经不能满足器件等比例缩小的要求了。因此，研究一种具有更高介电常数(≥20)的栅介质材料来取代HfO₂栅介质材料已经成为研究者关注的热点。

位于Hf元素同族的Zr元素，其氧化物ZrO₂拥有和HfO₂几乎一样的能带偏移值，其介电常数更高。在传统的栅介质研究中，由于ZrO₂容易与沟道硅和多晶硅栅形成硅化物而未得到广泛关注。但是现在半导体行业器件制备中，在衬底与栅介质层之间生长界面过渡层以及金属栅代替传统的多晶硅栅，成功解决了ZrO₂与Si集成问题。研究具有高介电常数的锆基栅介质材料取代HfO₂栅介质材料，成为可选择的方案之一。

ZrO₂具有三种形态的相结构：单斜相、立方相和四方相。其中单斜相是最稳定的相，但是其介电常数最低(13～16)，与非晶态的ZrO₂相近。立方相介电常数较高(～29)，四方相的介电常数(～70)最高。但是立方相和四方相生成温度均较高(～1700℃)，如何在工艺许可的温度范围内生成立方相或四方相的ZrO₂，是业界及研究者们关注的热点。通过稀土化合物掺杂ZrO₂，有望在低温下获得具有立方相或者四方相的锆基栅介质材料，同时，稀土化合物的掺杂可以优化锆基栅介质材料的能带结构，控制氧空位浓度，提高锆基栅介质器件的综合性能。

发明内容

本发明的目的是提供一种具有高介电常数结晶相的锆基栅介质材料，以满足半导体器件对栅介质材料更高介电常数的需要。

本发明的另一目的在于提供一种所述具有高介电常数结晶相的锆基栅介质材料的制备方法。

为实现上述目的，本发明采用以下技术方案：

一种具有高介电常数结晶相的锆基栅介质材料，通过稀土化合物掺杂氧化锆，经退火结晶化处理而得。

所述稀土化合物为稀土氧化物(R-O)、稀土氮化物(R-N)或者稀土氮氧化物(R-ON)。

所述稀土化合物中的稀土元素为La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu中的一种或多种。

所述锆基栅介质材料的介电常数≥25。

一种所述具有高介电常数结晶相的锆基栅介质材料的制备方法，包括以下步骤：