[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件，更详细地说，涉及在硅衬底的单面上具有镍膜的半导体器件。

另外，本发明涉及制造这样的半导体器件的制造方法。

背景技术

在硅衬底中掺杂杂质而形成的半导体器件、例如功率MOSFET等纵型结构的半导体器件中，不仅在硅衬底的正面形成有电极，而且在硅衬底的背面也形成有电极。另外，在横型结构的半导体器件中也是，作为散热对策，采用了将硅衬底(硅晶片)的背面金属化，在芯片化后，通过高热传导的烧结型的金属膏剂进行芯片焊接的方法。作为将硅衬底的背面金属化的方法，代替装置价格和运转成本高的溅射法，对镀膜形成技术进行了研究。

作为镀膜形成技术，例如，如专利文献1(日本特开平6-151905号公报)公开的那样，将硅衬底的正面和背面用绝缘膜覆盖，将接合部分的绝缘膜除去以使硅层露出，使硅层成为粗糙面，在硅层的粗糙面上通过无电解形成镍镀层的方法已广为人知。

另外，专利文献1中还提出了如下方法：在使硅层成为粗糙面之后，在硅层的粗糙面上形成50～300nm左右的极薄的镍镀层，在600～850℃的比较高的温度进行加热，花费充分长的时间使镍扩散而形成镍硅化物层(低电阻层)，在该镍硅化物层上形成厚膜的镍镀层。

现有技术文献

专利文献

专利文献1：日本特开平6-151905号公报

发明内容

发明要解决的技术问题

但是，在专利文献1中的前者的方法中，存在如下问题：镍与硅的密合性(附着强度)不充分，在镀镍过程中、或者镍镀层形成后的剥离试验中容易发生镍覆膜的剥离。

另外，专利文献1中的后者的方法中，存在如下问题：如上所述在600～850℃的比较高的温度进行加热，因此，例如当在硅衬底的表面已经形成有Al配线(熔点660℃)时，Al配线会变质(或熔融)。

因此，本发明的技术问题在于提供一种在硅衬底的单面具有镍膜的半导体器件，该半导体器件的上述镍膜相对于上述硅衬底的密合性高。

另外，本发明的技术问题在于提供一种制造在硅衬底的单面具有镍膜的半导体器件的制造方法，该半导体器件的制造方法能够提高上述镍膜相对于上述硅衬底的密合性、并且能够维持在上述硅衬底形成的元件的品质。

用于解决技术问题的手段

为了解决上述技术问题，本发明的半导体器件的特征在于，包括：

做进到硅衬底的单面中的、含有V族元素作为杂质的杂质区域；和

在上述硅衬底的上述单面上，以覆盖上述杂质区域的方式设置的镍膜，

上述杂质区域的V族元素与上述镍膜的镍元素化学键合。

在此，“化学键合”主要指离子键合，但也可以包含共价键合。

另外，硅衬底的“单面”例如指“背面”。V族元素例如可以为VA族元素，例如可以为P(磷)、As(砷)等。

本发明的半导体器件包括：做进到硅衬底的单面中的、含有V族元素作为杂质的杂质区域；和在上述硅衬底的上述单面上，以覆盖上述杂质区域的方式设置的镍膜。而且，上述杂质区域的V族元素与上述镍膜的镍元素化学键合。因此，与仅在硅衬底的单面上形成镍覆膜的情况相比，本半导体器件中，上述镍膜相对于上述硅衬底的密合性高。

一个实施方式的半导体器件的特征在于，在上述杂质区域的最外表面，杂质浓度为1.0×10²⁰atoms/cm³以上。

在该一个实施方式的半导体器件中，在上述杂质区域的最外表面，杂质浓度为1.0×10²⁰atoms/cm³以上，因此，上述杂质区域的V族元素与上述镍膜的镍元素之间的每单位面积的键合力变大。因此，上述镍膜相对于上述硅衬底的密合性提高。

一个实施方式的半导体器件的特征在于，上述镍膜的厚度在200nm～1000nm的范围内。

在该一个实施方式的半导体器件中，上述镍膜的厚度为200nm以上，因此，上述镍膜作为电极发挥作用，而且用于散热有效地发挥作用。另外，上述镍膜的厚度为1000nm以下，因此，即使上述镍膜通过例如镀层法形成时，也不会发生由上述镍膜自身的应力导致的剥离(从上述硅衬底剥离)。

在另一方面，本发明的半导体器件的制造方法为制造在硅衬底的单面具有镍膜的半导体器件的制造方法，上述半导体器件的制造方法的特征在于：

在上述硅衬底的上述单面做进包含V族元素作为杂质的杂质区域之后，