[发明专利]微控制器

权利要求书

1.微控制器（100），所述微控制器（100）具有全局存储器（140）和一个或多个处理器核（110A、110B、110C），所述一个或多个处理器核（110A、110B、110C）分别具有本地存储器（111A、111B、111C）；具有通信信道（130），所述一个或多个处理器核（110A、110B、110C）和所述全局存储器（140）与所述通信信道（130）保持通信连接；以及具有至少一个打包单元（120A、120B、120C、120D、120E），

所述至少一个打包单元（120A、120B、120C、120D、120E）以数据传输的方式直接与所述通信信道（130）连接，

所述至少一个打包单元（120A、120B、120C、120D、120E）以数据传输的方式直接与所述全局存储器（140）或者与所述一个或多个处理器核（110A、110B、110C）之一的本地存储器（111A、111B、111C）连接，

所述至少一个打包单元（120A、120B、120C、120D、120E）具有本地存储单元（121A、121B、121C、121D、121E），并且

所述至少一个打包单元（120A、120B、120C、120D、120E）被设立为根据被存储在所述本地存储单元（121A、121B、121C、121D、121E）中的复制数据按照命令通过通信信道（130）将多个单个的数据共同在所述打包单元以数据传输的方式直接与其连接的存储器（111A、111B、111C、140）与另一存储器之间进行交换。

2.根据权利要求1所述的微控制器，其中所述至少一个打包单元（120A、120B、120C、120D、120E）被设立为按照命令共同借助于突发传输来交换（202、203、204、205）所述多个单个的数据。

3.根据权利要求1或2所述的微控制器，其中所述至少一个打包单元（120A、120B、120C、120D、120E）具有以所述多个单个的数据的大小的缓冲器。

4.根据权利要求1或2所述的微控制器，其中所述至少一个打包单元（120A、120B、120C、120D、120E）被设立为作为主机访问所述通信信道（130）。

5.根据权利要求1或2所述的微控制器，其被设立为：在所述至少一个打包单元（120A、120B、120C、120D、120E）通过通信信道（130）将所述多个数据共同在所述至少一个打包单元（120A、120B、120C、120D、120E）以数据传输的方式直接与其连接的存储器（111A、111B、111C、140）与所述另一存储器之间进行交换期间，阻止所述微控制器（100）的另一部件访问所述至少一个打包单元（120A、120B、120C、120D、120E）以数据传输的方式直接与其连接的存储器（111A、111B、111C、140）。

6.根据权利要求1或2所述的微控制器，其中所述至少一个打包单元（120A、120B、120C、120D、120E）被设立为将所述多个单个的数据转换成另一数据类型。

7.根据权利要求1或2所述的微控制器，其被设立为在时间片开始和/或结束时促使所述至少一个打包单元（120A、120B、120C、120D、120E）交换所述多个单个的数据。

8.根据权利要求1或2所述的微控制器，其被设立为借助于中断和/或定时器促使所述至少一个打包单元（120A、120B、120C、120D、120E）交换所述多个单个的数据。