[发明专利]一种短时间间隔调制域测量时序设计方法

说明书

本发明提出了一种短时间间隔调制域测量时序设计方法，包括：测量数据输出时间排列单元、各数据有效串并结构单元、测量有效反馈信号产生单元、运算处理单元；所述测量数据输出时间排列单元将每个测量单元的一次测量中各种参数数据按照时间顺序进行排列，并根据此顺序设计各数据有效串并结构单元；所述各数据有效串并结构单元为每种测量参数的输出的前后关系构建串并流程，选择最后一种测量数据输出的时刻作为一次有效测量流程的结束；所述测量有效反馈信号产生单元，使用反馈信号启动测量单元；所述运算处理单元负责算法的实现、高低闸门两个通道测量的数据无隙整合，通过高速接口读取测量数据，并负责对数据进行最终的运算、处理及显示。

技术领域

本发明涉及测试技术领域，特别涉及一种短时间间隔调制域测量时序设计方法。

背景技术

在电子测量领域，随着脉冲调制、数字调制、线性调制、捷变频等调制技术的发展和应用推广，其对现代调制域分析仪提出更高的要求。为满足新的需求，现代调制域分析要具备采样间隔更短、分析带宽更大、分辨率更高等测量要求。调制域分析通过对被测信号高速连续无死区测量，精确表征被测信号的瞬态特性，典型测量时序图如图1所示。

图1中，通过原始闸门Tf对被测信号同步后产生同步闸门Ts，使用同步闸门对被测信号计数为Ns，使用高速时基信号在同步闸门Ts内计数测量闸门时间T。这里存在一个问题是，由于时基信号与同步闸门不同步，存在一个±1个标准时基误差。为了提高测量分辨率，还需要对闸门前沿误差和后沿误差进行精密时间测量，因此测量计算如下：

f1＝Ns/(T1+ΔT1-ΔT2) (1)

目前内插误差测量无论是采用模拟内插法、游标法，还是采用数字内插法，有效内插误差测量数据相对闸门后沿有一个固定时间延迟，目前高精度数字延迟逻辑单元测量的数据相对闸门后沿最小有100ns多的固定延迟(也可称为重触发时间)。传统方法中采用闸门高低期间分成两个数据处理通道，在闸门高期间对闸门低期间的时间数据提取，在闸门低期间对闸门高期间的时间数据提取，双通道同时处理数据流，最终的计算结果再整合为一个数据流，一方面可降低数据处理速度，另一方面实现无死区测量。

调制域分析在一个闸门内的产生的数据包括事件计数、时间间隔(时基计数)、前内插(ΔT1)、后内插(ΔT2)，由此可准确计算出相应时间内频率值，其中事件计数、时基计数在闸门后沿到达后直接得到，而内插测量值由于存在的固定延迟差，在闸门沿相应延迟后产生测量结果。以高闸门测量处理为例子，测量结果产生的时序图如图2所示。

图2中，ΔT0为内插测量的固定延迟，由于ΔT0为一个固定值，根据不同内插补偿方法，其时间大小不等，现在最新使用的高精度TDC测量方案，其延迟也在100ns以上。Tg1闸门的时间间隔的测量数据中最后产生的是后沿内差值ΔTg12，因此为了保证测量数据的有效，只能在ΔTg12数据产生后进行测量计算。

一种实现算法是“顺序推延”：若闸门时间大于ΔT0，所有测量数据在闸门低期间都能够出现，因此Tg1闸门时间参数运算“推延”到Tg2期间进行提取，这样可保证每次计算结果的正确性。这种方法的缺点是依据闸门启动数据流运算，每次运算的时间是闸门的二倍，如果闸门时间很大，其测量一次结果的时间就会非常长，效率很低，而且闸门受ΔT0限制。

还有一种方法是根据ΔT0的大小直接在紧邻闸门后延迟相应时间，然后启动数据运算流程。该方法在闸门较大时，可极大缩短一次测量处理时间，效率得到极大提高。但由于延迟时间的确定还是以低闸门作为时间参考，因此闸门的大小必须大于ΔT0才能满足ΔT0延迟时间的处理，也就是说ΔT0限制了闸门设计不能小于ΔT0。而且实际电路的存在一定的时间误差，实际的测试中ΔT0值根据重触发的时间大小会有一个小范围的波动，因此延迟时间设置要比ΔT0大一些，也进一步增加一次测量时间。